

Network-on-Chip における Fat H-Tree トポロジに関する研究

松谷 宏紀[†] 鯉 淵 道 紘^{††} 天 野 英 晴[†]

Fat H-Tree は Fat Tree の代替として提案されたツリー型トポロジであり、2 個の H-Tree から成るトーラス構造を内包している。本論文では、Fat H-Tree 向けのルーティングアルゴリズムを提案し、Fat H-Tree トポロジの性能およびハードウェア量を他のツリー型トポロジと比較する。さらに、3 次元構造を持った IC 向けに Fat H-Tree のレイアウト方法を提案し、Fat H-Tree の 2 次元および 3 次元レイアウトについて配線量と消費エネルギーを評価する。その結果、1) Fat H-Tree は同規模の Fat Tree よりも面積性能比が高い、2) Fat H-Tree の消費エネルギーは同 Fat Tree より小さい、3) Fat H-Tree に要す配線資源は同 Fat Tree より若干多いが、現状のプロセス技術においては十分に実装できる、4) Fat H-Tree の総配線長は本論文で提案した 3 次元レイアウトによって最大 49.8%削減できる、という点を確かめた。

The Study of Fat H-Tree Topology for Network-on-Chips

HIROKI MATSUTANI,[†] MICHIMIRO KOIBUCHI^{††}
and HIDEHARU AMANO[†]

Fat H-Tree is a tree-based interconnection network providing a torus structure, which is formed by combining two folded H-Tree networks, and is an attractive alternative to tree-based networks such as Fat Trees. In this paper, new routing algorithms are proposed for Fat H-Tree, and performance and network logic area of Fat H-Tree are compared with those of other trees-based networks. In addition, an efficient layout of Fat H-Tree is proposed for three-dimensional ICs, and the two- and three-dimensional layout of Fat H-Tree are evaluated in terms of required wire resources and energy consumption. The results show that 1) Fat H-Tree outperforms a same-scale Fat Tree in terms of cost and performance; 2) Fat H-Tree consumes less energy than the Fat Tree; 3) Fat H-Tree slightly increases wire resources compared with the Fat Tree, but the current process technology can provide sufficient wire resources for implementing Fat H-Tree based on-chip networks; 4) The three-dimensional layout of Fat H-Tree reduces its total wire length by up to 49.8%.

1. はじめに

半導体技術の進歩によって単一チップ上にプロセッサやメモリ、I/O など複数の設計モジュールをタイル状に実装できるようになり、このようなタイル同士の結合に Network-on-Chip (NoC)^{1),2)} が用いられるようになった。さらに、最近では、チップの 3 次元実装^{3)~5)} が注目されている。複数枚のウェハまたはダイを垂直方向に重ね合わせることで個々のチップサイズを小型化できるため、実装面積や配線長の削減が期待されている。このような状況を背景に、2005 年頃より 3 次元 IC 向けの NoC の研究が報告されている^{6)~8)}。

NoC のトポロジは、2 次元、3 次元を問わず、アプリケーションの性能と面積、消費電力を決定付ける一要素である。NoC は高性能計算機以外にも、高いコスト効率求められる組込み向けチップなどで利用されることが多く、このような用途では、オンチップルータの面積が増え、アプリケーションを実行する計算コアの面積が圧迫されるので、ルータの面積は極力小さくする必要がある。一方、ピン数によってデータ幅が制限されるチップ間結合網とは異なり、NoC では

配線資源が豊富である。このような豊富な配線資源を効率的に利用できるトポロジが NoC において求められている¹⁾。

NoC のトポロジとして、メッシュやトーラスなどのグリッド型トポロジの他にツリー型トポロジが広範囲に利用されている。グリッド型とツリー型の網羅的な比較は本論文の範囲を越えるが、ツリー型トポロジにおいてもメッシュと同等の面積性能比を実現できると報告されている⁹⁾。そこで、本論文では、ツリー型トポロジを対象にチップ内の豊富な配線資源を効率良く利用できる NoC トポロジについて検討する。

図 1 に、NoC における代表的なネットワークトポロジを示す。図中の四角はルータ、丸は計算コアをそれぞれ表す。

単純な 4 進ツリーを 2 次元レイアウトした H-Tree (図 1(b)) は、トラフィックがツリーのルート付近に集中しやすい。そこで、Fat Tree ではツリーを多重化することでツリーのルート付近のトラフィックの集中を緩和する。Fat Tree には様々な形態があり、ここでは Fat Tree を (上向きリンク数 p , 下向きリンク数 q , コアの上向きリンク数 c) の組みで表記する。例えば、図 1(d) において各ルータは 2 本の上位リンク、4 本の下位リンク、各コアは 2 本の上位リンクを持つため、以後これを Fat Tree (2,4,2) と表記する。

一方、我々はリコンフィギャラブルプロセッサレイ向けに Fat H-Tree と呼ばれるトーラス構造を内包したツリーを提案しており¹⁰⁾、現在、この Fat H-Tree を NoC における

[†] 慶應義塾大学大学院 理工学研究所

Graduate School of Science and Technology, Keio University

^{††} 国立情報学研究所

National Institute of Informatics




図 1 代表的なネットワークポロジ (16 コア) .

既存のツリー型トポロジの代替として用いることを検討している . しかし , 文献 10) では , Fat H-Tree の提案に重きが置かれており , Fat H-Tree 用の最短経路ルーティングは提案されていない . さらに , 性能 , 結合網のハードウェア量 , 配線量 , 消費電力についての網羅的な評価も行われていない . 加えて , ツリー型トポロジについては , 3 次元 IC に対するレイアウトおよび評価は行われていない .

そこで , 本論文では Fat H-Tree 用の最短経路ルーティングを提案し , 実アプリケーションにもとづいたシミュレーションによって性能を測定 , Fat H-Tree ベースの NoC を RTL 設計して結合網のハードウェア量を見積もる . さらに , Fat H-Tree の 3 次元 IC 向けレイアウトを提案し , Fat H-Tree の 2 次元および 3 次元レイアウトの配線量についても評価する . まず 2 章で Fat H-Tree トポロジを説明する . 次に 3 章で Fat H-Tree のルーティングを提案し , 4 章で Fat H-Tree の 3 次元レイアウトを提案する . 5 章において Fat H-Tree と既存のトポロジについて理論的に解析し , これらの解析結果を 6 章の評価で検証する . 最後に 7 章で本論文をまとめる .

2. Fat H-Tree トポロジ

Fat H-Tree は red tree と black tree と呼ばれる 2 つの H-Tree を組み合わせたトポロジであり , トーラス構造を内包している . 各計算コアのネットワークインターフェイス (NI) は 2 つのポートを持ち , 1 つを red tree との接続用に , もう片方を black tree との接続用に用いる . Fat H-Tree のフォーマルな定義は文献 10) に示されている .

a) Red Tree の定義

図 2 に red tree の例を示す . 図 1 同様 , 図中の四角はルータ , 丸は計算コアをそれぞれ表す . また , 四角の中の数字は各ルータのランク数 を表す . H-Tree のコア数を $2^n \times 2^n$ とするとき , この H-Tree は $\log_4(4^n) = n$ 個の階層を持つことになる . このとき , ルートに位置するルータ (最上位ルー




図 2 Fat H-Tree (red tree) .




図 3 Fat H-Tree (black tree) .

タ) のランク数は n である .

丸で描かれた計算コアには 2 次元座標 (x_{2D}, y_{2D}) がそれぞれ割り当てられる . 以降 , 計算コアを rank 0 ルータと呼ぶ . まず , rank 0 ルータに対し次式で求まる red tree 座標 $R(r_0, r_1, \dots, r_{n-1})$ を割り当てる .

$$r_i = ((x_{2D}/2^i) \bmod 2) + 2 \times ((y_{2D}/2^i) \bmod 2) \quad (1)$$

red tree 座標 $R(r_0, r_1, \dots, r_{n-1})$ となる rank 0 ルータの上位ルータを rank 1 ルータと呼び , $R(r_1, \dots, r_{n-1})$ の red tree 座標を割り当てる . 同様の方法で rank 2 ルータから rank n ルータにも red tree 座標を割り振る . ただし , 最上位ランク (rank n) のルータの red tree 座標は R とする . 例として図 2 に $R, R(0), R(2,0), R(2,2,0)$ の座標を示す .

b) Black Tree の定義

図 3 に black tree の例を示す . black tree は red tree の位置を右斜め下方向に 1 つずらしたものであり , rank 0 ルータの black tree 座標 $B(b_0, b_1, \dots, b_{n-1})$ は次の式で求まる .

$$b_i = (((x_{2D} - 1) \bmod 2^n) / 2^i) \bmod 2 + 2 \times (((y_{2D} - 1) \bmod 2^n) / 2^i) \bmod 2 \quad (2)$$

black tree においても rank 1 ルータから rank n ルータに black tree 座標を割り当てていく . 最上位ランク (rank n) ルータの black tree 座標は B とする .

ツリーのルートを最上位 , リーフを最下位とすると , ルータのランク数はそのルータがツリーのどの階層に属しているかを表す .




図 4 Fat H-Tree (rank 2 以上のルータは省略) .




図 5 Folded Fat H-Tree (rank 2 以上のルータは省略) .

c) Fat H-Tree の定義

それぞれの計算コア (rank 0 ルータ) に対し, red tree および black tree を接続したものを Fat H-Tree と呼ぶ .

Fat H-Tree においては, rank 0 ルータと red tree および black tree の rank 1 ルータによってトーラス構造が形成される . Fat H-Tree が内包するトーラス構造を 図 4 に示す .

d) 2次元レイアウト

Fat H-Tree は, トーラス同様, 畳み込むことで 2次元チップ上に容易にレイアウトできる . 図 5 に Fat H-Tree の 2次元レイアウトを示す . 図 4 と 図 5 は等価なトポロジである .

3. Fat H-Tree のルーティングアルゴリズム

まず, 3.1 節で Fat H-Tree のルーティングアルゴリズムを提案する . 3.2 節では, これらのルーティングをより少ない数の仮想チャネルで実現するための方法を述べる .

3.1 基本アルゴリズム

文献 10) で提案されたルーティングは最短経路ルーティングではない . これを最短経路ルーティングになるように定義し直したものが以下に示す Dual Tree Routing (DTR) である . ここでは, DTR を含め 3 種のルーティングを提案する .

- **Single Tree Routing (STR):** パケットの送信元において, 毎回 red tree または black tree のどちらか一

方を選び, H-Tree と同じ方法でルーティングする . つまり, STR ではリーフ方向 (down) からルート方向 (up) へのチャネル間の転送パターンが禁止される (このようなチャネル間の禁止転送パターンを禁止ターンと呼ぶ) .

- **Dual Tree Routing (DTR):** 任意の最短経路を利用するために DTR では禁止ターンを設定しない . そのため, 経路の途中でツリーを切替えることができる . ただし, ツリー間の循環依存を取り除くために, red tree から black tree に乗り換えるときに仮想チャネルの番号をインクリメントする . 文献 10) で提案されたルーティングは, ツリーの切替え可能な回数が制限された DTR であると言える .
- **Torus Routing (TOR):** rank 0 ルータおよび rank 1 ルータによって形成されるトーラス構造 (図 4) のみを用いてルーティングする . そのため, TOR では rank 1 ルータから rank 2 ルータへの移動が禁止ターンとなる . DTR 同様, ツリーの切替え時に仮想チャネル番号をインクリメントする .

上記のうち DTR のみが最短経路ルーティングである .

各ルーティングにおける経路設定は次の手順で行う .

- (1) 使用するルーティングに応じた禁止ターンをセットする .
- (2) 禁止ターンに違反しない経路集合のうち, ホップ数が最短となるものをダイクストラのアルゴリズムを用いて探索する .
- (3) 探索された経路集合をルーティングテーブルに格納する .

定理 STR において 1 本, DTR および TOR において $(\lfloor H_{max}/4 \rfloor + 1)$ 本の仮想チャネルを用いる場合, 各ルーティングアルゴリズムはデッドロックフリーである . ただし, H_{max} を各ルーティングにおける最大ホップ数とする .

証明 STR では, 循環構造を持たない単一ツリー内でパケット転送が完結するためデッドロックは起きない . 一方, DTR と TOR においては, 1) ツリー内で循環は発生しない, 2) red tree から black tree への切替え時に仮想チャネル番号をインクリメントするためツリー間においても循環は生じない, という 2 点によりデッドロックフリーが保証される . ■

16 コアの Fat H-Tree において, DTR および TOR の H_{max} は 4 である . したがって, それぞれ 2 本の仮想チャネルが必要になる . 一方, 64 コアの Fat H-Tree では DTR の H_{max} は 6, TOR の H_{max} は 8 である . したがって, DTR は 2 本, TOR は 3 本の仮想チャネルが必要になる .

3.2 仮想チャネル数の削減手法

前節で述べたとおり, DTR と TOR ではネットワークの規模に応じて仮想チャネルが必要になる . しかし, システムによってはルータが仮想チャネル機構をサポートしていない場合や, 仮想チャネルを持っていても仮想チャネル数が足りなくなる事態が起こりうる . DTR および TOR で必要な仮想チャネル数を削減するための方法を以下に 2 つ挙げる .

- **Eject-and-reinjection:** 循環依存を引き起こすパケットを中継コアで一度受信した後, この中継コアから本来の宛先に向けてパケットを再注入する^{11),12)} .
- **Deadlock-recovery:** ルータにデッドロック検出・回復機構を持たせる . ルータによってデッドロックが検

出されると、循環依存を引き起こしたパケットを廃棄して循環依存を取り除く¹³⁾。

eject-and-reinjection では、中継コアによるパケットの一時的な受信によって、中継コアの通過前と後で循環依存を断ち切ることができる。中継コアによるパケットの受信および再注入によって通信遅延が増加するが、パケットの中継回数が少なければその影響は小さい。例えば、64 コアの Fat H-Tree において TOR は本来 3 本の仮想チャネルを必要とするが、3 本目の仮想チャネルへの切替えが生じる直前のコアにおいて eject-and-reinjection を実行した場合、必要な仮想チャネル数を 2 本に抑えることができる。6.4 節のシミュレーションでは、64 コアの TOR において必要な仮想チャネル数を 2 本に抑えるために一部のパケットに eject-and-reinjection を適用しているが、大半のパケットは eject-and-reinjection されずに転送される。

一方、deadlock-recovery は並列計算機向けに広く研究されているものの、ルータにデッドロック検出・回復機構が必要となるため、現状の NoC ではほとんど利用されていない。

3.3 固定型ルーティングへの変換手法

ルーティングアルゴリズムは、パケットごとに動的に通信経路が選択される適応型ルーティングと、静的に経路が決まる固定型ルーティングに大別される。本章で提案したルーティングはすべて複数の代替経路が利用できるため、適応型ルーティングとしても、固定型ルーティングとしても利用できる。

このようなルーティングアルゴリズムを固定型ルーティングとして用いる場合、複数の代替経路の中から 1 つの経路を選択する経路選択アルゴリズム^{14),15)}が必要になる。代表的な経路選択アルゴリズムとして 1) ランダムに経路を選択するもの、2) トラフィックの静的分析にもとづき経路の集中を防ぐもの¹⁴⁾が知られている。6.4 節のシミュレーションでは、DTR および TOR を固定型ルーティング化するために文献 14) のアルゴリズムを採用した。

4. 3次元 IC 向けレイアウト

Fat Tree および Fat H-Tree ではツリーの多重化により多数のリンクを持つため、ネットワークの規模が大きくなると配線量が増加しやすい。そこで、本論文では単一のツリーを複数のレイヤに分割し、これらを 3 次元 IC 上にレイアウトすることで総リンク長の削減を試みる。本章ではこのためのレイアウト方法を提案する。

3 次元 IC には、ダイ同士をワイヤボンディングで結合するもの、マイクロバンパで結合するもの、誘導結合するもの、また、ウェハ同士を貫通ビアで結合するものなどがある⁵⁾。本論文では 3 次元 IC を構成する各ダイまたはウェハを文献 5) にならない tier と呼ぶ。ここでは tier 間リンクを最も高密度に実装できると期待されている貫通ビアを想定して議論を進める。文献 5) によると、この貫通ビアによる方法では、tier 間の間隔は $5\mu\text{m} \sim 50\mu\text{m}$ 程度まで抑えることができるため、垂直方向のリンク長は水平方向のリンクに比べて無視できるほど短くなる。ここでは貫通ビアは隣接 tier 間のみを接続するものとする。このとき、貫通ビアを配置すると上位 tier のルーティングリソースが消費されるが、貫通ビアのサイズ




図 6 64 コア Fat Tree (2, 4, 1) の 4 分割。

は $1\mu\text{m}$ 角 $\sim 10\mu\text{m}$ 角程度まで小型化できると報告されている^{4),5),8)}。

本章では、まず Fat Tree の 3 次元レイアウトを示し、次に Fat H-Tree の 3 次元レイアウトを提案する。これらの 3 次元レイアウトと既存の 2 次元レイアウトをもとに、6 章では配線量と消費エネルギーについて評価する。

4.1 Fat Tree の 3 次元レイアウト

Fat Tree の 4 分割

Fat Tree の 2 次元レイアウトを、半分の寸法から成る 4 枚の tier に分割し 3 次元的に結合する。これによって、最上位リンクは長いところでも距離数十 μm 以下の垂直リンクに置き換えられ、配線長は大幅に削減される。

Fat Tree の 4 分割手順は次のとおりである。

- (1) (チップの分割) コア数を $2^n \times 2^n$ 個とするとき、各コアの 2 次元座標 (x_{2D}, y_{2D}) を、次のような 3 次元座標 (x_{3D}, y_{3D}, z_{3D}) に変換する。

$$\begin{aligned} x_{3D} &= x_{2D} \bmod 2^{n-1} \\ y_{3D} &= y_{2D} \bmod 2^{n-1} \\ z_{3D} &= 2 \times \lfloor y_{2D}/2^{n-1} \rfloor + \lfloor x_{2D}/2^{n-1} \rfloor \end{aligned}$$

例えば、64 コアの Fat Tree (2, 4, 1) は、図 6 のように 4 枚の tier (それぞれは 16 コア) に分割される。

- (2) (ルータの配置) 各階層に配置されるルータの個数が均等になるように、かつ、tier 間リンクが最短になるようにルータを各階層に振り分ける。図 6 の例では、各階層は 4 個の rank 1 ルータ、2 個の rank 2 ルータ、1 個の rank 3 ルータを持つ。
- (3) (垂直リンクの配置) 他階層に配置されたルータ同士をつなぐ最上位リンクは、貫通ビアなどの結合方式⁵⁾を用いて結合される。
- (4) (ルータの再配置) 垂直リンクが一箇所に集中しないようにルータの位置を調整する。図 6 のように、各階層の中心に rank 3 ルータを置き、その周囲に他の階層と重ならないように rank 2 ルータを密接に配置する。

これにより、最上位リンクは垂直リンクまたは同一 tier 内のごく短い配線に置き換えられ、配線長は大幅に削減される。なお、この方法は H-Tree や (2,4,2) など他の構成の Fat Tree に対しても適用できる。




図7 64 コア Fat H-Tree の 4 分割 (red tree) .




図8 64 コア Fat H-Tree の 4 分割 (black tree) .

Fat Tree の 2^i 分割

i を正の整数とすると、Fat Tree の 2^i 分割は 4 分割と 2 分割を組み合わせることによって実現できる。2 分割の場合は、2 次元のコア座標から 3 次元座標への変換は次のようになる。

$$\begin{aligned} x_{3D} &= x_{2D} \\ y_{3D} &= y_{2D} \bmod 2^{n-1} \\ z_{3D} &= \lfloor y_{2D} / 2^{n-1} \rfloor \end{aligned}$$

これ以外の手順は 4 分割の場合と同じである。

4.2 Fat H-Tree の 3 次元レイアウト

Fat H-Tree はトーラス構造を内包するため、3 次元空間にレイアウトする際もこれが保存されていなければならない。

Fat H-Tree の 4 分割

Fat H-Tree の 4 分割手順は次のとおりである。

- (1) (チップの分割) 各コアの 2 次元座標 (x_{2D}, y_{2D}) を、次のような 3 次元座標 (x_{3D}, y_{3D}, z_{3D}) に変換する。

$$\begin{aligned} x_{3D} &= \begin{cases} x_{2D} \bmod 2^{n-1} & x_{2D} < 2^{n-1} \\ 2^{n-1} - (x_{2D} \bmod 2^{n-1}) & x_{2D} \geq 2^{n-1} \end{cases} \\ y_{3D} &= \begin{cases} y_{2D} \bmod 2^{n-1} & y_{2D} < 2^{n-1} \\ 2^{n-1} - (y_{2D} \bmod 2^{n-1}) & y_{2D} \geq 2^{n-1} \end{cases} \\ z_{3D} &= 2 \times \lfloor y_{2D} / 2^{n-1} \rfloor + \lfloor x_{2D} / 2^{n-1} \rfloor \end{aligned}$$

これにより、元の 2 次元レイアウトはチップの中心を軸に水平方向、および、垂直方向に折り畳まれ 4 枚に分割される。例えば、図 2 の red tree は図 7 のように、図 3 の black tree は図 8 のように分割される。

- (2) (ルータの配置) 各階層に配置されるルータの個数が均等になるように、かつ、tier 間リンクが最短になるようにルータを各階層に振り分ける。この例では、red tree および black tree とともに、各階層は 4 個の rank 1 ルータ、1 個の rank 2 ルータを持つ。一方、rank 3 ルータについては、red tree は tier 1 に、black tree は tier 2 にそれぞれ 1 個ずつ持つ。
- (3) (垂直リンクの配置) 他階層に配置されたルータ同士をつなぐ。図 8 の black tree において「to tier n 」と記されたリンクは tier n の rank 1 ルータへとつながる。

図 7 および 図 8 を組み合わせたものが Fat H-Tree の 3 次元レイアウトである。

この 3 次元レイアウトにおいて分割後もトーラス (リング) 構造が保存されている一例として、コア $(1, 0, 0)$ を起点に $y+$ 方向に移動し続けるとリング構造を一周して再びコア $(1, 0, 0)$ に辿り着くことを示す。図 7 の点線矢印 1 が示すように、tier 0 に配置されたコア $(1, 0, 0)$ の $y+$ 方向 2 ホップ先はコア $(1, 1, 0)$ である。その次は図 8 の点線矢印 2 が示すようにコア $(1, 2, 0)$ 、図 7 の点線矢印 3 が示すようにコア $(1, 3, 0)$ へと移動した後、点線矢印 4 のように tier 2 のコア $(1, 3, 2)$ に移る。tier 2 においても同様に、コア $(1, 3, 2)$ 、コア $(1, 2, 2)$ 、コア $(1, 1, 2)$ 、コア $(1, 0, 2)$ を経て、点線矢印 8 が示すように再び tier 0 のコア $(1, 0, 0)$ に戻る。

Fat H-Tree の 2 次元レイアウトを折り畳むことで、同 3 次元レイアウトを生成した。このような変換方法は文献 16) においても検討されており、少ない貫通ビア数で長い配線を短くできると考えられている。

Fat H-Tree の 2^i 分割

Fat H-Tree の 2 分割では、2 次元のコア座標から 3 次元座標への変換は次のようになる。

$$\begin{aligned} x_{3D} &= x_{2D} \\ y_{3D} &= \begin{cases} y_{2D} \bmod 2^{n-1} & y_{2D} < 2^{n-1} \\ 2^{n-1} - (y_{2D} \bmod 2^{n-1}) & y_{2D} \geq 2^{n-1} \end{cases} \\ z_{3D} &= \lfloor y_{2D} / 2^{n-1} \rfloor \end{aligned}$$

このとき、 y 方向のリング (トーラス構造) は 2 枚の tier にまたがって形成されるが、 x 方向のリングは単一 tier 内で完結させる必要がある。よって、 x 方向に対してのみ図 5 のように畳み込みを行う。これ以外の手順は 4 分割と同じである。

5. Fat H-Tree トポロジの解析

本論文では Fat H-Tree を Fat Tree の代替として考えているため、Fat H-Tree を主として Fat Tree と比較する。

メッシュなどの直接網ではコア-ルータ間リンクを考慮しないが、ツリーなどの間接網ではこれらを考慮するのが一般的である。しかし、直接網においても、実際にレイアウトすると、一定の配線資源がコア-ルータ間で必ず必要となる。このように Fat H-Tree と直接網を完全に公平に比較するには困難な点があるため、本論文では Fat H-Tree を主として Fat Tree と比較する。

表 1 Channel bisection B_c .

	N -core	16-core	64-core	256-core
HT	4	4	4	4
FT1	2^{n+1}	8	16	32
FT2	2^{n+2}	16	32	64
FHT	$2^{n+2} + 8$	24	40	72
Mesh	2^{n+1}	8	16	32
Torus	2^{n+2}	16	32	64

表 2 平均ホップ数 H_{ave} .

	Routing	16-core	64-core	256-core
HT,FT	up*/down*	3.60	5.43	7.36
FHT	STR	3.20	5.02	6.90
FHT	DTR	3.20	4.84	6.78
FHT	TOR	3.20	5.65	10.83
Mesh	DOR	2.67	5.33	10.67
Torus	DOR	2.13	4.06	8.03

5.1 スループットの理想値

スループットの理想値 Θ_{ideal} は次の関係式で表される¹³⁾.

$$\Theta_{ideal} \leq \frac{2bB_c}{N} \quad (3)$$

ただし, N をコア数, b をチャンネル当たりの帯域, B_c を channel bisection とする.

表 1 に各トポロジの B_c を示す. 表中の HT は H-Tree, FT1 は Fat Tree (2,4,1), FT2 は Fat Tree (2,4,2), FHT は Fat H-Tree を表す. コア数 $N = 2^n \times 2^n$ とするとき, ツリーのランク数は $\log_4(N) = \log_4(4^n) = n$ である.

コア数 N の Fat H-Tree における B_c は $2^{n+2} + 8$ となる. この第 2 項は H-Tree 2 つ分 (red tree と black tree) の channel bisection であり, 第 1 項はルータ-コア間チャンネルによって得られる channel bisection である. Fat H-Tree ではルータ-コア間チャンネルによって形成されるトーラス構造により, 単に H-Tree を二重化する場合に比べて飛躍的に Θ_{ideal} が向上する. Fat H-Tree の実スループットは, 6 章でフリットレベルシミュレータを用いて確認する.

5.2 平均ホップ数

N コアのネットワークにおいて, 有効なソース-ディestination・ペアは $(N^2 - N)$ 個存在するため, 平均ホップ数 H_{ave} は次の式で計算できる.

$$H_{ave} = \frac{1}{N^2 - N} \sum_{x,y \in N} H_{(x,y)} \quad (4)$$

ただし, $H_{(x,y)}$ はコア x からコア y へのホップ数とする. Mesh や Torus などの直接網においては, ルータとコアが単一ノードとして実装されるため, コア-ルータ間リンクを 1-hop にカウントしないものとした. 一方, Fat Tree や Fat H-Tree などの間接網においては, コア同士はルータを介して間接的に接続されるため, コア-ルータ間リンクを 1-hop にカウントするものとした.

表 2 にユニフォームトラフィックを用いた際の H_{ave} を示す. H_{ave} は使用するルーティングによって異なる. Mesh および Torus では次元順ルーティング (dimension-order routing, DOR)¹³⁾, H-Tree と Fat Tree では up*/down* ルーティングを用いた. Fat H-Tree については STR, DTR, TOR の

表 3 ルータの個数 R .

	N -core	16-core	64-core	256-core
HT	$(4^n - 1)/3$	5	21	85
FT1	$(4^n - 2^n)/2$	6	28	120
FT2	$4^n - 2^n$	12	56	240
FHT	$2(4^n - 1)/3$	10	42	170
Mesh	N	16	64	256
Torus	N	16	64	256

表 4 ネットワークの総リンク長 L (隣接コア間距離を 1-unit とする).

	N -core	16-core	64-core	256-core
HT(2D)	式 8	24	112	480
FT1(2D)	nN	32	192	1,024
FT2(2D)	$2nN$	64	384	2,048
FHT(2D)	式 9	72	392	1,800
Mesh(2D)	$2(N - 2^n)$	24	112	480
Torus(2D)	$4(N - 2^n)$	48	224	960
HT(3D)	式 10	16	96	448
FT1(3D)	$(n - 1)N$	16	128	768
FT2(3D)	$2(n - 1)N$	32	256	1,536
FHT(3D)	式 11	40	200	904
Mesh(3D)	$2(N - 2^{n+1})$	16	96	448
Torus(3D)	$4(N - 2^{n+1})$	32	192	896

場合の結果をそれぞれ示す. 表 2 より, DTR を用いた場合 Fat H-Tree の H_{ave} は Fat Tree より 7.9%~11.1%小さい.

5.3 ルータの個数

ルータの個数は結合網の面積や実装コストに影響を与える. ツリー型トポロジにおいてルータの下向きリンク数 q が 4 のとき, ランク数 n の H-Tree におけるルータの個数 R_{ht} は

$$R_{ht} = (q^n - 1) / (q - 1) = (4^n - 1) / 3 \quad (5)$$

となり, Fat Tree (2,4,1) におけるルータの個数 R_{ft1} は

$$R_{ft1} = (q^n - 2^n) / (q - 2) = (4^n - 2^n) / 2 \quad (6)$$

となる. Fat Tree (2,4,2) は Fat Tree (2,4,1) 2 個分のルータを, Fat H-Tree は H-Tree 2 個分のルータを必要とする.

以上をまとめた結果を表 3 に示す. これまで見てきたように, Fat H-Tree は Fat Tree (2,4,2) より channel bisection および平均ホップ数の点で有利であるにも関わらず, Fat H-Tree のルータの個数は Fat Tree (2,4,2) より少なく済んでいる. ただし, この見積もりは NI のコストを考慮していない. 実際, Fat Tree (2,4,2) と Fat H-Tree の NI はルータ 2 個と接続するために 2 ポート構成となるうえに, Fat H-Tree の NI は片方のポートからもう片方のポートへのパケット転送機能が必要となり面積がさらに増える. 6 章では, NI を含め NoC 全体を論理合成して実際のハードウェア量を測定する.

5.4 結合網の総リンク長

本節では, 隣接コア間距離を 1-unit として, 各トポロジの総リンク長を見積もる. まず, 通常の 2 次元レイアウトの総リンク長を計算し, 次に 3 次元レイアウトとしてこのチップを 4 枚の tier に分割したときの総リンク長を示す. つまり, 16 コアのネットワークであれば 2×2 コアの tier が 4 枚, 64 コアは 4×4 コアの tier が 4 枚, 256 コアは 8×8 コアの tier が 4 枚に分割されることになる.

2 次元レイアウト

ランク数 n の H-Tree の総リンク長 $L_{2D,ht}$ を次式で表す.

$$L_{2D,ht} = \sum_{i=1}^n l_{ht}^i \cdot r_{ht}^i \quad (7)$$

本論文では, ツリーのリーフ方向 (down) からルート方向 (up) へのターンを禁止するルーティングを up*/down* ルーティングと呼ぶ.

ただし, l_{ht}^i を H-Tree における rank i ルータからその 4 個の下位ルータへの総リンク長, r_{ht}^i を rank i ルータの数とする. 計算コア数を $N = 2^n \times 2^n$ とすると, $l_{ht}^i = 2^{i+1}$, $r_{ht}^i = N/4^i$ となる. よって, 式 7 は次式のように変形できる.

$$L_{2D,ht} = \sum_{i=1}^n 2^{i+1} \cdot \frac{N}{4^i} = 2N \left(\frac{2^n - 1}{2^n} \right) \quad (8)$$

Fat H-Tree は 2 つの畳み込まれた H-Tree から成る. H-Tree を畳み込むと各リンクの長さは 2 倍になるが, 最上位リンクのみ長さが 1-unit に短縮される. これは, 畳み込みによって 1-unit 四方の領域に 4 個の rank $(n-1)$ ルータと 1 個の rank n ルータを配置できるためである. したがって, Fat H-Tree の総リンク長 $L_{2D,fmt}$ は次の式で計算できる.

$$L_{2D,fmt} = 8 + 8N \left(\frac{2^{n-1} - 1}{2^{n-1}} \right) \quad (9)$$

2次元レイアウトにおける各トポロジの総リンク長を「2D」と記して表 4 の上半分にまとめる. 64 コア以下のネットワークでは Fat H-Tree の総リンク長は Fat Tree (2,4,2) より僅かに長い, これは近年のプロセス技術において大きな差ではないと考えられる. これに関しては 6.2 節にて検証する.

3次元レイアウト

3次元 IC では tier 間の距離は数十 μm 程度となるため⁵⁾, 垂直方向のリンクは水平方向に比べて圧倒的に短い. よって, ここでは垂直リンクの長さは考慮しないものとする.

まず, ランク数 n の H-Tree を 3次元化したときの総配線長 $L_{3D,ht}$ を求める. ここでは 4 枚の tier に分割するため, 最上位リンクは長さ 0 の垂直リンクまたは同一 tier 内のごく短い配線 (これも長さ 0 とみなす) に置き換えられる. そのため, 式 8 は 3次元化によって次式のように変化する.

$$L_{3D,ht} = \sum_{i=1}^{n-1} 2^{i+1} \cdot \frac{N}{4^i} = 2N \left(\frac{2^{n-1} - 1}{2^{n-1}} \right) \quad (10)$$

Fat H-Tree は red tree と black tree に分けて考える. red tree は H-Tree の 3次元レイアウトと等価である (図 7). 一方, black tree はこれに加え, 最上位リンクの長さとしてそれぞれ 2-unit 必要となる (図 8). 以上より, Fat H-Tree の 3次元レイアウトにおける総リンク長は次式で計算できる.

$$L_{3D,fmt} = 8 + 4N \left(\frac{2^{n-1} - 1}{2^{n-1}} \right) \quad (11)$$

3次元レイアウトにおける総リンク長を「3D」と記して表 4 の下半分にまとめる. 3次元化によって, Fat H-Tree の総リンク長は 44.4% ~ 49.8%, Fat Tree の総リンク長は 25.0% ~ 50.0%削減された. Fat H-Tree および Fat Tree におけるこの削減率は, メッシュやトーラスにおける削減率よりも大きい. また, 64 コア以上のネットワークでは Fat Tree より Fat H-Tree のほうが削減率が高い. 実際, 64 コア以上のネットワークでは Fat H-Tree は Fat Tree (2,4,2) より総リンク長が 21.9% 以上短くなった.

Fat H-Tree の 2次元レイアウト (図 5) では, 隣接コアを 1 個飛ばしに配置することでトーラス (リング) 構造を 2次元平面上に実装している. 一方, Fat H-Tree の 3次元レイアウト (図 7 および図 8) では, チップを折り畳むことで




図 9 ルータと NI のゲート数 (16 コア).




図 10 ルータと NI のゲート数 (64 コア).

ングが形成されるため, 隣接コアを 1 個飛ばしに配置する必要はない. これが, 3次元化した場合に Fat H-Tree の総リンク長が大きく減った理由である.

6. Fat H-Tree トポロジの評価

6.1 結合網のハードウェア量

Verilog-HDL で記述されたルータ回路と NI 回路を組み合わせることで対象トポロジを構築し, これを 0.18 μm スタンドセルライブラリを用いて Synopsys 社の Design Compiler で合成することで各トポロジのゲート数を見積もる.

本評価では文献 17) の 32-bit wormhole ルータ回路を用いた. このルータ回路は 4 段のパイプラインステージから構成され, 各ステージごとに 1-flit 分のバッファを持つ. 仮想チャネル数は 2 本とした. 仮想チャネルごとに独立したバッファを持たせているため, 物理チャネルごとに合計 8-flit 分のバッファを持つ.

NI 回路として 2-flit 分の FIFO を入力側と出力側にそれぞれ持たせた. Fat H-Tree と Fat Tree (2,4,2) では 2 ポートの NI が必要になる. とくに Fat H-Tree では, 片方のポートからもう片方のポートへパケットを転送する機能が必要であり, このために Fat H-Tree 用の NI 内にはクロスバスイッチおよび 2 本分の仮想チャネルが実装されている.

図 9 が 16 コア, 図 10 が 64 コアの合成結果である. Fat H-Tree の 2 ポート NI にはクロスバが内蔵されており, 他のトポロジの NI よりゲート数が多い. それでも, Fat H-Tree のルータの個数は Fat Tree (2,4,2) よりも少ないため, 結合網全体のゲート数は Fat Tree (2,4,2) より 20.5% ~ 28.1% 小さくなった. 動作周波数に関しては大差は出ていない.

6.2 結合網の配線量

5.4 節で解析した各トポロジの総リンク長にもとづき, Fat H-Tree に要す配線量について検討する. ここでは, 12mm 角のチップに 16 コアと 64 コアの NoC を 32-bit の双方向チャネルを用いて実装する場合を考える. このとき 1-unit の実際の長さは 16 コア構成で 3mm, 64 コアで 1.5mm となる.

2次元レイアウト

表 4 より, Fat H-Tree の配線長は 16 コア構成で 13.8m, 64 コアで 37.6m となる. 対して Fat Tree (2,4,2) の配線長

は 16 コアで 12.3m, 64 コアで 36.9m となる。

これらがチップ全体の配線資源に占める割合を概算する。最小配線ピッチが $0.1\mu\text{m}$ の $0.18\mu\text{m}$ プロセスを仮定し、ネットワークの配線には全配線層のうち 2 層分のみを使うものとする。12mm 角のチップを想定しているため、1 配線層当たりのトラック数は 12,000 本、この配線層 2 層分の総配線長は 288m となる。以上より、Fat H-Tree に要す配線資源は 16 コアで配線層 2 層分の 4.8%, 64 コアで 13.1%, Fat Tree (2,4,2) の場合は 16 コアで 4.3%, 64 コアで 12.8% であり、高々十数%以下である。実際には 6 層以上の配線層が利用できるため、Fat H-Tree は現状のプロセスで十分に実装可能であると言える。しかも、プロセスの主流は 90nm 以下に移り変わっており、配線資源の制約は今後ますます緩和される。

3 次元レイアウト

5.4 節で述べたとおり、Fat H-Tree の総リンク長は同 2 次元レイアウトに比べて 44.4%~49.8% 短くなる。よって、配線資源の要求も同様に緩和される。

6.3 消費エネルギー

1-flit のデータを送信元から宛先コアに転送するとき、これに要す平均転送エネルギー E_{flit} は次式で計算できる。

$$E_{flit} = wH_{ave}(E_{sw} + E_{link}) \quad (12)$$

ただし、 w を 1-flit のビット幅、 H_{ave} を平均ホップ数、 E_{sw} をルータまたは NI が 1-bit のデータ転送に消費するエネルギー、 E_{link} をリンクが 1-bit のデータ転送に消費するエネルギーとする。

6.1 節で合成した仮想チャネルを 2 本持つルータおよび NI を、250MHz での動作を仮定してゲートレベルでシミュレーションした。その結果、ルータの E_{sw} は 1.88pJ, Fat H-Tree 以外の NI の E_{sw} は 1.27pJ, Fat H-Tree の NI では 1.45pJ となった。一方、 E_{link} は次式で計算できる。

$$E_{link} = dV^2C_{wire}/2 \quad (13)$$

ただし、 d を 1-hop 当たりの平均距離、 V を動作電圧、 C_{wire} を配線容量とする。本評価では V を 1.8V とし、 C_{wire} は $0.18\mu\text{m}$ プロセスを仮定するとき 414fF/mm となった¹⁹⁾。12mm 角のチップを想定し、上記のパラメータをもとに、ツリーの 2 次元および 3 次元レイアウトにおける E_{flit} を計算した。16 コアの結果を図 11, 64 コアの結果を図 12 に示す。

2 次元レイアウト

グラフ中の薄い灰色の棒グラフが 2 次元レイアウトにおける E_{flit} である。参考までに 2-D Mesh と 2-D Torus の結果も載せてある。H-Tree と Fat Tree では、最上位リンクの利用率が高くデータの移動距離が長いから、転送エネルギーは Fat H-Tree よりも大きくなった。一方、Fat H-Tree では量み込みによって 1-hop 当たりの平均距離 d が伸びるが、平均ホップ数はこの中で最も小さく、トータルの転送エネルギーは Fat Tree より 6.7%~7.0% 少なく済んでいる。

3 次元レイアウト

次に、ツリーの 3 次元レイアウトにおける転送エネルギーを計算する。文献 5) によると貫通ビアの容量は 4.34fF であ




図 11 ツリーにおける転送エネルギー E_{flit} (16 コア)。




図 12 ツリーにおける転送エネルギー E_{flit} (64 コア)。

る。これは本評価で仮定している配線 $10.5\mu\text{m}$ 分の容量に相当し、水平方向の配線長に比べて十分に小さい。そのため、垂直リンクで消費されるエネルギーは考慮しないものとする。

グラフ中の濃い灰色の棒グラフが 3 次元レイアウトの E_{flit} である。2 次元レイアウトと比べて、Fat Tree の E_{flit} は最大 36.0%, Fat H-Tree の E_{flit} は最大 25.6% 削減できた。以上より、今後普及が期待される 3 次元 IC において、4 章で提案した 3 次元レイアウトを用いることで、配線長および消費エネルギーを大幅に削減できることを確認した。

ただし、すでに多くの 3 次元 IC が実用化されているものの 3 次元化の問題点として、歩留まりの低下や放熱の難しさなどが指摘されている⁵⁾。さらに、貫通ビアはウェハを貫通するように形成されるため、macro block や cell などが配置されていない領域に置く必要がある。しかも、貫通ビアのサイズは現在 $1\mu\text{m}$ 角~ $10\mu\text{m}$ 角程度と報告されており^{4),5),8)}、これは水平方向の配線ピッチと比べて大きい。これらの問題が緩和されれば、本論文で提案した 3 次元レイアウトがより実用的になると考えられる。

6.4 スループット

6.4.1 シミュレーション環境

各トポロジのスループットを測定するためにフリットレベルシミュレータを用いた。各ルータのスイッチング機構として、I/O バッファ、クロスバ、アービタを単純化したモデルを採用し、ヘッダフリットが隣接ルータまたは計算コアに転送されるのに 3 サイクルかかるものとする。パケット転送には wormhole 方式を用い、各チャネルは 1-flit 分のバッファを持つ。パケット長はヘッダ 1-flit 分を含め 16-flit とした。

ルーティングアルゴリズムとして、2-D Torus および Mesh には次元順ルーティング、Fat Tree には up*/down* ルーティング、Fat H-Tree には DTR と TOR を用いた。Fat Tree および Fat H-Tree のルーティングは適応型ルーティングとしても利用できるが、次元順ルーティングが固定型ルーティングであるので、本シミュレーションでは固定型ルーティングに統一した。Fat Tree および Fat H-Tree のルーティングを固定型ルーティングに変換する際には文献 14) の経路選択アルゴリズムを用い、トラフィックの集中をできる限り排除するようにした。

この見積りは配線資源の概算に有用であるが、チップ内には電源等の配線不可領域があるため、実際に利用可能な配線資源はこれよりも少ない¹⁸⁾。

Torus および Fat H-Tree における構造上デッドロックを回避するため、仮想チャネルを 2 本用いた。なお、3.1 節で述べたとおり、64 コアの Fat H-Tree では TOR は本来 3 本の仮想チャネルを必要とするが、ここでは評価条件を揃えるために 3.2 節で述べた eject-and-reinjection を用いて TOR に必要な仮想チャネル数を 2 本に制限している。

シミュレーションに用いる通信パターンとして、ユニフォームトラフィックと NAS Parallel Benchmark (NPB) プログラムから得られた通信パターンを用いる。NPB の各プログラムは数値計算を扱う並列アプリケーションであるが、これらの通信パターンにはストリーム処理で頻出する fork/join に似た通信パターンが含まれる。今回、NPB から次のプログラムを用いる：Block Tridiagonal solver (BT), Scalar Pentadiagonal solver (SP), Conjugate Gradient (CG), Multi-Grid solver (MG), large Integer Sort (IS)。プログラムのクラスは“W”とし、計算コアの数は 16 と 64 とした。各トポロジの性能はアプリケーションのタスクマッピングによっても変化する。本評価では、トポロジとアプリケーションのすべての組合せごとに、平均ホップ数が最小になるようなタスクマッピングを探索し、評価に用いた。

6.4.2 シミュレーション結果

図 13 に 16 コアでユニフォームトラフィックを用いた際のスループット (accepted traffic) とレイテンシのグラフを示す。グラフ中の HT は H-Tree, FT1 は Fat Tree (2,4,1), FT2 は Fat Tree (2,4,2), FHTD は Fat H-Tree の DTR, FHHT は Fat H-Tree の TOR に対応する。括弧内に示してある平均ホップ数は表 2 の H_{ave} と同じである。スループットに関しては Torus, FHHT, FHTD, FT2, Mesh, FT1, HT の順となった。Fat H-Tree は 2-D Torus より高い channel bisection B_c を有すが、FHTD のスループットは Torus に劣っている。これは Fat H-Tree で最短経路のみを用いるとトラフィックがツリーのルート付近に集中してしまうためである。一方、FHHT のように rank 2 以上のリンクの使用を諦めれば、Fat H-Tree は Torus と等価となり、Torus に匹敵する性能が得られるが、非最短経路の導入によって平均ホップ数は増加する。

図 14-図 18 に、16 コアにおける BT, SP, CG, MG, IS トラフィックのスループットとレイテンシを示す。CG を除き、FHTD は Torus に匹敵する性能を実現できている。なお、all-to-all 通信を含む IS ではユニフォームトラフィック同様、FHHT の性能が高いが、それ以外の比較的単純な通信では FHHT より FHTD のほうが有利なケースが目立つ。これは、単純な通信においては rank 2 以上のリンクを使用しても性能のボトルネックにはならず、むしろこれらの高位リンクが性能向上に寄与するためである。続いて 64 コアでの評価に移る。図 19 に 64 コアでのユニフォームトラフィックの結果、図 20-図 24 に NPB プログラムでの結果を示す。64 コアにおいても 16 コアと同様の傾向がみられた。

最後に Fat H-Tree と Fat Tree (2,4,2) の面積性能比について考察する。64 コアのユニフォームトラフィックにおいて FHTD がルート付近の混雑によって FT2 より劣っていることを除くと、Fat H-Tree は FT2 と同じかそれ以上の性能を

実現できている。一方、6.1 節で示したとおり、Fat H-Tree のハードウェア量は Fat Tree (2,4,2) より 20.5%~28.1% 小さい。したがって、Fat H-Tree は Fat Tree (2,4,2) より高い面積性能比を実現できていると言える。

7. まとめ

本論文では、Fat H-Tree トポロジの性能およびハードウェア量を他のツリー型トポロジと比較した。さらに、3 次元構造を持った IC 向けに Fat H-Tree のレイアウト方法を提案し、Fat H-Tree の 2 次元および 3 次元レイアウトについて配線量と消費エネルギーを評価した。その結果、1) Fat H-Tree の性能および平均ホップ数は 2 本の上位リンク、4 本の下位リンクを持つ Fat Tree より有利である、2) Fat H-Tree における結合網の面積は同 Fat Tree の面積より 20.5%~28.1% 小さい、3) Fat H-Tree では平均ホップ数が小さいため、パケットの転送エネルギーについても同 Fat Tree より有利である、4) Fat H-Tree に要す配線資源は同 Fat Tree より若干多いが、現状のプロセス技術においては十分に実装できる、5) Fat H-Tree の総配線長は本論文で提案した 3 次元レイアウトによって最大 49.8%削減できる、ということが分かった。

謝 辞

本研究の一部は、国立情報学研究所共同研究「ネットワークオンチップのアーキテクチャに関する研究」による。

参 考 文 献

- 1) Dally, W. J. and Towles, B.: Route Packets, Not Wires: On-Chip Interconnection Networks, *Proceedings of the Design Automation Conference*, pp. 684-689 (2001).
- 2) Benini, L. and Micheli, G. D.: *Networks on Chips: Technology And Tools*, Morgan Kaufmann (2006).
- 3) Black, B., Nelson, D.W., Webb, C. and Samra, N.: 3D Processing Technology and Its Impact on iA32 Microprocessors, *Proceedings of the International Conference on Computer Design*, pp. 316-318 (2004).
- 4) Das, S., Fan, A., Chen, K.-N., Tan, C. S., Checka, N. and Reif, R.: Technology, Performance, and Computer-Aided Design of Three-Dimensional Integrated Circuits, *Proceedings of the International Symposium on Physical Design*, pp. 108-115 (2004).
- 5) Davis, W. R., Wilson, J., Mick, S., Xu, J., Hua, H., Mineo, C., Sule, A. M., Steer, M. and Franzon, P. D.: Demystifying 3D ICs: The Pros and Cons of Going Vertical, *IEEE Design and Test of Computers*, Vol. 22, No. 6, pp. 498-510 (2005).
- 6) Addo-Quaye, C.: Thermal-Aware Mapping and Placement for 3-D NoC Designs, *Proceedings of the International System-on-Chip Conference*, pp. 25-28 (2005).
- 7) Pavlidis, V. F. and Friedman, E. G.: 3-D Topologies for Networks-on-Chip, *Proceedings of the International System-on-Chip Conference*, pp. 285-288 (2006).
- 8) Li, F., Nicopoulos, C., Richardson, T., Xie, Y., Narayanan, V. and Kandemir, M.: Design and Management of 3D Chip Multiprocessors Using Network-in-Memory, *Proceedings of the International Symposium on Computer Architecture*, pp. 130-141 (2006).
- 9) Kapre, N., Mehta, N., deLorimier, M., Rubin, R., Barnor, H., Wilson, M. J., Wrighton, M. and DeHon, A.: Packet-Switched vs. Time-Multiplexed FPGA Overlay Networks, *Proceedings of the Symposium on Field-Programmable Custom Computing Machines* (2006).
- 10) 山田裕, 天野英晴, 鯉淵道紘, 上樂明也, 安生健一朗: リコンフィ




図 13 uniform トラフィック (16 コア) .




図 14 BT トラフィック (16 コア) .




図 15 SP トラフィック (16 コア) .




図 16 CG トラフィック (16 コア) .




図 17 MG トラフィック (16 コア) .




図 18 IS トラフィック (16 コア) .




図 19 uniform トラフィック (64 コア) .




図 20 BT トラフィック (64 コア) .




図 21 SP トラフィック (64 コア) .




図 22 CG トラフィック (64 コア) .




図 23 MG トラフィック (64 コア) .




図 24 IS トラフィック (64 コア) .

ギャブルプロセッサレイ向けチップ内接続網: Fat H-Tree, 電子情報通信学会論文誌 D, Vol. J89-D, No. 9, pp. 1923–1934 (2006).

- 11) Flich, J., Lopez, P., Malumbres, M. P. and Duato, J.: Boosting the Performance of Myrinet Networks, *IEEE Transactions on Parallel and Distributed Systems*, Vol. 13, No. 7, pp. 693–709 (2002).
- 12) Matsutani, H., Koibuchi, M. and Amano, H.: Enforcing Dimension-Order Routing in On-Chip Torus Networks without Virtual Channels, *Proceedings of the International Symposium on Parallel and Distributed Processing and Applications*, pp. 207–218 (2006).
- 13) Dally, W. J. and Towles, B.: *Principles and Practices of Interconnection Networks*, Morgan Kaufmann (2004).
- 14) Sancho, J. C. and Robles, A.: Improving the Up*/Down* Routing Scheme for Networks of Workstations, *Proceedings of the International Euro-Par Conference on Parallel Pro-*

cessing, pp. 882–889 (2000).

- 15) Koibuchi, M., Jouraku, A. and Amano, H.: Path Selection Algorithm: The Strategy for Designing Deterministic Routing from Alternative Paths, *PARALLEL COMPUTING*, Vol. 31, No. 1, pp. 117–130 (2005).
- 16) Cong, J., Luo, G., Wei, J. and Zhang, Y.: Thermal-Aware 3D IC Placement Via Transformation, *Proceedings of the Asia and South Pacific Design Automation Conference*, pp. 780–785 (2007).
- 17) 松谷宏紀, 鯉淵道紘, 天野英晴: オンチップトラス網における仮想チャネルフリールーティング, 情報処理学会論文誌コンピュータシステム, Vol. 47, No. SIG 12, pp. 12–24 (2006).
- 18) Dally, W. J. and Poulton, J. W.: *Digital Systems Engineering*, Cambridge University Press (1998).
- 19) Ho, R., Mai, K. W. and Horowitz, M. A.: The Future of Wires, *Proceedings of the IEEE*, Vol. 89, No. 4, pp. 490–504 (2001).