メニーコア・プロセッサとそれを支える 要素技術

井上弘士1 木村啓二2 松谷宏紀3

¹九州大学大学院システム情報科学研究院 情報知能工学部門 ²早稲田大学 理工学術院 情報理工学科 ³東京大学大学院 情報理工学系研究科

チュートリアル内容

- なぜメニーコアなのか?~「マルチ」から「メ ニー」の世界へ~
- メニーコアを支える要素技術
 プロセッサ/メモリ・アーキテクチャ
 ネットワーク・オン・チップ
 自動並列化コンパイラ
- ・今後の展望

トランジスタを如何に有効活用し 性能を向上するか?

- ・ポイント1:理論ピーク性能を高くする!
 - 如何に「より多くの演算」を「より高速に」処理するか?
 - 並列性の活用
 - ・ 動作 周波数の 改善
 - などなど
- ・ポイント2:実効性能を理論ピーク性能に近づける!
 - 如何に「性能阻害要因を排除」するか?
 - ・メモリ階層の最適化(キャッシュの搭載など)
 - 予測技術に基づく投機実行サポート
 - などなど

「マルチ」から「メニー」の世界へ!



代表的なメニーコアの「実」チップ



- 80コア+NOC
- 1.81TFlop/s@
 5.7GHz
- 1.01TFlop/s@
 3.16GHz

See

http://www.legitreviews.com/article/460/1/ http://techresearch.intel.com/articles/Tera-Scale/1449.htm

なぜメニーコアなのか?ポイントは?

- ・ メニーコアの利点は?
 - コア数(PE数)に比例して理論ピーク性能が向上! - 設計が比較的容易!
- ・メニーコアの欠点は?
 - コア数(PE数)に比例してピーク消費電力が増加!
 - 実効性能を理論ピーク性能に近づけることがより困難に!
- ・ポイントは?
 - どのようなコア(とメモリ)を搭載するのか?
 - どのようにコアを接続するのか?
 - どのようにコアを活用するのか?

本チュートリアルで対象とする オンチップ並列処理モデル

- 1つのチップ上に複数のプロセッサコアを搭載
- 同時に複数のコアで実行することにより性能向上



チュートリアル内容

- なぜメニーコアなのか?~「マルチ」から「メ ニー」の世界へ~
- メニーコアを支える要素技術 - プロセッサ/メモリ・アーキテクチャ
 - ネットワーク・オン・チップ
 - 自動並列化コンパイラ
- ・今後の展望

詳細はこちらをご覧下さい

M. D. Hill and M. R. Marty, "Amdahl's Law in the Multicore Era," IEEE Computer, pp.33-38, July 2008. M. D. Hill, HPCA'08 Keynote, http://pages.cs.wisc.edu/~markhill/includes/publications.html#year2008

どのようなコアを搭載するか? ~性能の観点から~

アムダールの法則(を思い出そう)



- ・高性能化を実現するには?
 - 1. F(並列実行可能部分)を大きくする!
 - 2. 逐次実行時間を短縮する!
 - 3. 並列実行時間をF/Nに近づける!

Symmetricメニーコアの性能ポテンシャルは?

- 1BCE(Base Core Equivalent)は最小コア「c」の実装に 要するHW量
- R-BCEでの逐次実行性能=Perf(R)=square root(R)
- ・ メモリによる影響等は無視(理想状態を想定)



Symmetricメニーコアの性能ポテンシャルは?



Mark D. Hill, HPCA'08 Keynote, http://pages.cs.wisc.edu/~markhill/includes/publications.html#year2008

Asymmetricメニーコアの性能ポテンシャルは?

- 1BCE(Base Core Equivalent)は最小コア「c」の実装に 要するHW量
- R-BCEでの逐次実行性能=Perf(R)=square root(R)
- ・ メモリによる影響等は無視(理想状態を想定)



Asymmetricメニーコアの性能ポテンシャルは?



Mark D. Hill, HPCA'08 Keynote, http://pages.cs.wisc.edu/~markhill/includes/publications.html#year2008

Dynamicメニーコアの性能ポテンシャルは?

- 動的なコア活用法の切替え(ができたとしたら•••)
 - 並列部:全てのHW資源を最小コア「c」で活用
 - 逐次部:「P」もしくは「SP」で実行



Dynamicメニーコアの性能ポテンシャルは?



Mark D. Hill, HPCA'08 Keynote, http://pages.cs.wisc.edu/~markhill/includes/publications.html#year2008

メニーコア性能のポイント

- 単純なメニーコア構成であれば、並列実行可能部分を「極めて高く(F>0.95)」する必要がある!
 - 如何にしてこの並列性をアプリケーションから抽 出するか?
 - 如何にして並列化効率を阻害する要因を排除す るか?
- 「並列処理の最適化」+「逐次処理の最適化」を同時に考慮する必要あり!

詳細はこちらをご覧下さい

D. H. Woo and H. S. Lee, "Extending Amdahl's Law for Energy-Efficient Computing in the Many-Core Era," IEEE Computer, pp.24-31, Dec. 2008.

どのようなコアを搭載するか? ~性能/電力/エネルギーの観点から~



- メニーコアは低消費電力/消費エネルギーの観 点から得策なのか?
- ・ポイント
 - 逐次実行時に多くのプロセッサがアイドル状態
 - どのようなコアを如何に活用すべきか?



性能/消費電力/消費エネルギー
~「p*」タイプ・メニーコアの場合~
P
コア実行での実行時間=1
コア実行での総消費E=1
^{1コア実行での}
^{※消費エネルギー}
*S*次実行時の
アイドル時電力比(05×<1)
Perf =
$$\frac{1}{(1-f)+\frac{f}{n}}$$

W = $\frac{1+(n-1)k(1-f)}{(1-f)+\frac{f}{n}}$
Perf = $\frac{1}{1+(n-1)k(1-f)}$
Perf = $\frac{1}{(1-f)+\frac{f}{n}} \times \frac{1}{1+(n-1)k(1-f)}$
ESCOP = $\frac{1}{(1-f)+\frac{f}{n}} \times \frac{1}{1+(n-1)k(1-f)}$





		☑ 低性能/低消費電力コア
トランジスタ数(面積)	11/4	• 0.25
性能	11/2	^ S _c :0.5(ポラックの法則)
稼働時消費電力	30% 1 1/4	W_c : 0.25 (Power \propto #Tran.)
アイドル時消費電力	0.3 (稼働時消費電力比) 2	<i>€ ‰K_c:0.25(稼働時消費電力比)</i>

- ・プロセッサコア特性は上表の通り
- ・メモリアクセスやオンチップ/オフチップ通信な どの影響は無視(理想状態)

「p*メニーコア」vs「c*メニーコア」 ~ 性能を比較する!~



23





「p*メニーコア」vs「c*メニーコア」 ~ エネルギー当りの性能を比較する!~



「p*メニーコア」vs「c*メニーコア」 ~ 結局のところ・・・~

- ・「c*」の本質は?
 - 超並列実行の実現
 - 「性能/電力の向上(つまり, 消費エネルギー削 減)」ではなく, 「性能/エネルギー(つまり, エネル ギー遅延積の削減)」に大きなアドバンテージ!
- 「c*」のアプリケーション・ターゲットは?
 高い性能と省エネルギーが求められる場合
- •「p*」が優位な場合は?
 - 十分な並列性が抽出できない場合

チュートリアル内容

- なぜメニーコアなのか?~「マルチ」から「メ ニー」の世界へ~
- メニーコアを支える要素技術
 プロセッサ/メモリ・アーキテクチャ
 ネットワーク・オン・チップ
 - 自動並列化コンパイラ
- ・今後の展望



NOCの内部構造を探る! ~要素技術の解説~

コアの接続方式: バス vs. ネットワーク



オンチップネットワークの要素技術

- いろいろな研究分野
 ソフトウェアレベル
 - アーキテクチャレベル
 - 回路レベル



ネットワークアーキテクチャ







Deadlock-free routing







要素技術: ネットワークトポロジ

- 2-D Mesh
 - 各ノードは東西南北の隣接
 ノードと接続
- 2-D Torus
 - 端と端をつなぐリンクを追加



要素技術:パケットルーティング

• 固定型ルーティング

- Source-destination 間の 経路は1つに固定

- Source-destination 間に 複数の経路
- ランダムに1つを選択
- 適応型ルーティング
 - Source-destination 間に 複数の経路
 - 混雑に応じて1つを選択



例) 次元順ルーティング

要素技術: パケットルーティング

- 固定型ルーティング
 - Source-destination 間の 経路は1つに固定

- Source-destination 間に 複数の経路

- 適応型ルーティング
- Source-destination 間に 複数の経路



例) Turn-model (West-first, Odd-even), Opt-y, Duato's protocol



どのような「実」システムが存在する のか?


実システムの例: Intel 80-core chip



Intel 80-core chip [Vangal, ISSCC'07]

- ・タイルの構成
 - 浮動小数点演算 ユニット (FPMAC) 2個
 - メモリ

- ネットワークの特徴
 - 8x10 mesh
 - リンクデータ幅 32-bit
 - 次元順ルーティング
 - Wormhole スイッチング



実システムの例: UT Austin TRIPS chip

Memory banks R R R R G Μ Μ E Ε F D F TRIPS processor Μ Μ E F Μ Μ D F F Μ Μ Μ Μ D Μ Μ D F F F E TRIPS processor Μ Μ E1 Μ Μ D Ε F E R R R

- On-chip network (OCN)
 - TRIPS プロセッサ 2個
 - メモリバンク 16個
- Operand network (OPN)
 - TRIPS プロセッサ内
 - タイル 25個
- OCN と OPN の特徴
 2次元メッシュ
 - YX ルーティング
 - Wormhole スイッチング



実システムの例: Sony,Toshiba,IBM Cell BE



Cell Broadband Engine

- Cell BE の構成
 - PPE (PowerPC) 1個
 - SPE (SIMDプロセッサ) 8個
 - メモリ, I/O
 - リングバス EIB で接続
 - Element Interconnect Bus
 - 単方向リング 4本
 - 中央にアービタ
 - リンクデータ幅 128-bit

http://domino.research.ibm.com/comm/research_projects.nsf/pages/multicore.CellBE.html



実システムの例: OpenSPARC T2



http://www.opensparc.net/

- ・ Sun UltraSPARC T2 のオー プンソース版
 - OpenSPARC T2 の構成
 - SPARC プロセッサ (最大8ス レッド処理) 8個
 - L2 キャッシュバンク 8個
 - クロスバで接続
 - CPU-Cache Crossbar (CCX) – リンクデータ幅 128-bit



実システムの例: TILERA TILE64



5種類の静的&動的ネットワーク: MDN TDN UDN IDN STN

http://www.tilera.com/products/TILE64.php

- タイルの構成

 VLIW プロセッサ
 L1 / L2 キャッシュ
 オンチップルータ
- ネットワークの特徴
 - 8x8 mesh
 - 5系統のネットワーク
 - リンクデータ幅 32-bit
 - 次元順ルーティング
 - Wormhole スイッチング

リアル

如何にして「低消費電力NOC」を実 現するのか?

低消費電力化に向けて

• 電圧と周波数の制御 (DVFS)

電力供給のストップ (Power gating)

- バッファリング回数の削減
 平均ホップ数の小さいトポロジの採用
 中継ルータのスキップ
- 3次元化 (複数のチップを積み重ねる)
 パケット移動距離の短縮

低消費電力化: Runtime Power Gating

• パケットが来たらバッファの電源 ON 通過したら OFF



低消費電力化: Runtime Power Gating

・パケットが来たらバッファの電源 ON 通過したら OFF



低消費電力化: Runtime Power Gating

• パケットが来たらバッファの電源 ON 通過したら OFF





低消費電力化に向けて:他にも課題は多い

- 電圧と周波数の制御 (DVFS)
- 電力供給のストップ (Power gating)
- バッファリング回数の削減
 平均ホップ数の小さいトポロジの採用
 中継ルータのスキップ
- 3次元化(複数のチップを積み重ねる)
 パケット移動距離の短縮

チュートリアル内容

- なぜメニーコアなのか?~「マルチ」から「メ ニー」の世界へ~
- メニーコアを支える要素技術
 プロセッサ/メモリ・アーキテクチャ
 ネットワーク・オン・チップ
 自動並列化コンパイラ
- ・ 今後の展望

プログラムを「並列化する」とは?

メニーコア時代における 自動並列化コンパイラの可能性

- ・メニーコアの足音が聞こえてきます
 - 128コアあれば性能を128倍にしてほしい
 - でも消費電力は上げないで
- ソフトウェア開発は誰がやるの?
 - とりあえず並列化プログラムを記述しやすくする プログラミング言語とかあるらしい
 - Erlangとか

- なんとかなりそう **ほんと?** コンパイラで自動的に並列化したい

プログラムの並列化とは

- 並列化可能な箇所の特定
- ・ 並列処理単位(タスク)への分割
- ・タスクのコアへの割り当て(スケジューリング)
- ・ 同期コード・(必要なら)データ転送コードの挿入





- 各点の計算は完全に独立

遠くなるメモリ

- メモリはどんどん遠くなる
 - 近接メモリ(キャッシュ、スクラッチパッドメモリ等)の 効率的な利用が重要
- チップ内外を問わずバンド幅は限られる
 - コア間共有データ、コア固有データをどのように保持するべきか?

- データ転送はどうする?



アムダールの法則

• 最適化の効果は最適化可能な箇所の割合に制限される



並列化コンパイラ

- 入力プログラムを並列化する
 - 並列化可能な箇所を特定する
 - 処理を分割する
 - 処理をスレッドに割り当てる
- 一般的にループを並列化のターゲットとする

```
for (i=0; i<1000; i++)
  sum += a[i];</pre>
```

CPU0用

```
for (i=0; i<250; i++)
   sum0 += a[i];
barrier(var); /*待ち合わせ*/
sum = sum0+sum1+sum2+sum3;
CPU2用
for (i=500; i<750; i++)</pre>
```

```
for (i=500; i<750; i++)
   sum2 += a[i];
barrier(var);</pre>
```

```
CPU1用
```

```
for (i=250; i<500; i++)
   sum1 += a[i];
barrier(var);</pre>
```

```
CPU3用
for (i=750; i<1000; i++)
sum3 += a[i];
barrier(var);
```

並列化可能とは?

- ・複数の処理が同時に実行できる
 - 複数の処理を任意の順番で実行しても結果が 変わらない(処理が依存しない)
- ・処理が依存するとは?



ループの並列化



参考:中田育男、「コンパイラの構成と最適化」、朝倉書店

「実」自動並列化コンパイラ: OSCAR

OSCARコンパイラ

- 早稲田大学 笠原・木村研で開発している自動並 列化コンパイラ
- マルチグレイン並列化
 プログラム全域にわたる並列化
- ・メモリ最適化
 - キャッシュ・ローカルメモリ利用の最適化
- データ転送最適化
 データ転送隠蔽技術
- 低消費電力化
- ヘテロジニアス・スケジューリング

マルチグレイン並列処理

- ・プログラム全域にわたる最適化
 - ループイタレーションレベル並列化
 - 通常の並列化コンパイラ
 - 粗粒度タスク並列化
 - 近細粒度並列化



データローカリティ最適化



OSCAR API

- 主にリアルタイム情報家電機器が対象
 - 様々なメモリアーキテクチャ
 - SMP, ローカルメモリ, 分散共有メモリ, ...
- 産官学連携
 - 日立、ルネサス、富士通、東芝、パナソニック、NEC
 - 経済産業省・NEDOのサポート
- OpenMPのサブセットがベース
 - 共有メモリモデルの、サーバ機等で非常によく使われる並列化API
 - OpenMPコンパイラでコンパイル可能
- 6つのカテゴリ







メニーコアを支える今後のコンパイ ル技術

これからのコンパイラ技術

- コンパイラによる低消費電力化
 –コア数が増えても消費電力は抑えたい
- ヘテロジニアスマルチコア用コンパイル技術
 –いろいろなコアが混載される状況に対応
- Parallelizable C
 - 並列処理用プログラミングガイドライン
 - コンパイラ技術そのものではないですが…

コンパイラによる低消費電力化


Solar Powered RP2 Multicore Chip





- 多種類の計算エンジン(プロセッサ)を1チップに集積した SoCアーキテクチャ
- プログラムの並列性を抽出し、各プロセッサの特徴に適したタスクの分割と配置を行う並列化コンパイラ



DRP:動的再構成可能プロセッサ BMP:L゙ット処理プロセッサ

Parallelizable C

- 並列処理用プログラミングガイドライン
- Cで記述されたプログラムは解析が困難
 - ポインタの柔軟性に起因
 - ポインタの利用に制限を設ける

Cで記述されたプログラムの解析が可能に





チュートリアル内容

- なぜメニーコアなのか?~「マルチ」から「メ ニー」の世界へ~
- メニーコアを支える要素技術
 プロセッサ/メモリ・アーキテクチャ
 ネットワーク・オン・チップ
 - 自動並列化コンパイラ
- ・今後の展望

実装からプログラミングレベルまでの 統合的な技術開発が必要!!

