We are working on a lightweight finetuning method for DNN/CNN models. This video demonstrates its finetuning speed on Raspberry Pi Zero 2W and its classification accuracy on rotated images that require an on-device finetuning for adapting the rotation. Our paper is available at arXiv.
「research」カテゴリーアーカイブ
高校生向け半導体セミナーで招待講演
松谷君が第12回STEAM人材育成研究会にて以下の招待講演を行いました。
- 松谷 宏紀, “その場で学習する半導体”, 第12回STEAM人材育成研究会, 招待講演, 2024年11月.
Design Gaia 2024にて口頭発表
松谷研M2の安田君がDesign Gaia 2024にて以下の口頭発表を行いました。
- 安田 瑞生, 杉浦 圭祐, 松谷 宏紀, “Neural ODEを用いたFPGA向け低コスト点群深層学習”, RECONF研究会, 2024年11月.
IEEE Accessに掲載
松谷研M2の大久保君の以下の論文がIEEE Accessに掲載されました。
- Ikumi Okubo, Keisuke Sugiura, Hiroki Matsutani, “A Cost-Efficient FPGA-Based CNN-Transformer using Neural ODE”, IEEE Access, Vol.12, Oct 2024.
BSN’24併設ワークショップにて基調講演
松谷君がIEEE BSN’24の併設ワークショップ(WAIRE’24)にて以下の基調講演を行いました。
- Hiroki Matsutani, “On-device Learning Algorithm and Implementation for IoT Devices”, BSN’24 Workshops, Keynote talk, Oct 2024.
BSN’24にてポスター発表
松谷君がIEEE International Conference on Body Sensor Networks (BSN’24)にて以下のポスター発表を行いました。
- Hiroki Matsutani, Radu Marculescu, “A Tiny Supervised ODL Core with Auto Data Pruning for Human Activity Recognition”, BSN’24, Oct 2024.
ASP-DAC’25に採録
松谷君の以下の論文がThe Asia and South Pacific Design Automation Conference (ASP-DAC’25)に採録されました。
- Hiroki Matsutani, Masaaki Kondo, Kazuki Sunaga, Radu Marculescu, “Skip2-LoRA: A Lightweight On-device DNN Fine-tuning Method for Low-cost Edge Devices”, ASP-DAC’25, Jan 2025.
SWoPP 2024にて口頭発表
松谷研M1の中澤君がSWoPP 2024にて以下の口頭発表を行いました。
- 中澤 和貴, 松谷 宏紀, “エッジ向けGATの分布シフト検知とオンデバイスファインチューニング”, CPSY研究会, 2024年8月.
MPSoC’24にて招待講演
松谷君がInternational Forum on MPSoC for Software-defined Hardware (MPSoC’24)にて、JST AIP加速課題で研究開発しているオンデバイス学習に関する以下の招待講演を行いました。
- Hiroki Matsutani, “On-device Learning of Neural Networks for Wireless Sensor Nodes”, MPSoC’24, Jul 2024.
RECONF研究会にて口頭発表
松谷研D3の杉浦君が電子情報通信学会 リコンフィギャラブルシステム研究会(2024年6月)にて以下の口頭発表を行いました。
- 杉浦 圭祐, “Pynqと高位合成による点群処理アプリケーションの設計と実装”, RECONF研究会, 2024年6月.
Featured Paper in the June 2024 Issue of IEEE TC
The following paper has been selected as Featured Paper in the June 2024 Issue of IEEE Transactions on Computers.
- Keisuke Sugiura, Hiroki Matsutani, “An Integrated FPGA Accelerator for Deep Learning-based 2D/3D Path Planning”, IEEE Transactions on Computers (TC), Vol.73, No.6, Jun 2024.
IEICE Transに掲載
松谷研OBの星野君の以下の論文がIEICE Transactions on Information and Systemsに掲載されました。
- Yuto Hoshino, Hiroki Kawakami, Hiroki Matsutani, “Federated Learning of Neural ODE Models with Different Iteration Counts”, IEICE Transactions on Information and Systems, Vol.E107-D, No.6, Jun 2024.
IEICE Transに掲載
松谷研OBの山田君、M2の須永君の以下の論文がIEICE Transactions on Information and Systemsに掲載されました。
- Kazuki Sunaga, Takeya Yamada, Hiroki Matsutani, “A Sequential Approach to Detect Drifts and Retrain Neural Networks on Resource-Limited Edge Devices”, IEICE Transactions on Information and Systems, Vol.E107-D, No.6, Jun 2024.
RAW’24にて口頭発表
松谷研M2の須永君がReconfigurable Architectures Workshop (RAW’24)にて下記の口頭発表を行いました。
- Kazuki Sunaga, Keisuke Sugiura, Hiroki Matsutani, “An FPGA-Based Accelerator for Graph Embedding using Sequential Training Algorithm”, IPDPS’24 Workshops, May 2024.
APDCM’24にて口頭発表
松谷研M2の八幡君がWorkshop on Advances in Parallel and Distributed Computational Models (APDCM’24)にて以下の口頭発表を行いました。
- Yujiro Yahata, Keisuke Sugiura, Hiroki Matsutani, “A Scalable Secure Fault Tolerant Aggregation for P2P Federated Learning”, IPDPS’24 Workshops, May 2024.
IEEE Accessに掲載
富山県立大と実施している分散深層強化学習に関する成果がIEEE Accessに掲載されました。
- Shin Morishima, Hiroki Matsutani, “An Efficient Distributed Reinforcement Learning Architecture for Long-haul Communication between Actors and Learner”, IEEE Access, Vol.12, May 2024.
IEEE Trans on Computersに掲載
松谷研D3の杉浦君の以下の論文がIEEE Transactions on Computersに掲載されました。
- Keisuke Sugiura, Hiroki Matsutani, “An Integrated FPGA Accelerator for Deep Learning-based 2D/3D Path Planning”, IEEE Transactions on Computers (TC), Vol.73, No.6, Jun 2024.
FPGA Tiny CNN-Transformer demo video
A CNN-Transformer hybrid tiny model combining Neural ODE and MHSA for modest FPGAs. Most of the model (except for pre- and post-processing layers) fits into on-chip SRAM of the FPGA. A related paper is available at arXiv.
CPSY研究会にて口頭発表
松谷研M1の須永君が電子情報通信学会 コンピュータシステム研究会(2023年12月)にて以下の口頭発表を行いました。
- 須永 一輝, 杉浦 圭祐, 松谷 宏紀, “逐次学習可能なグラフ分散表現のFPGAアクセラレータ”, CPSY研究会, 2023年12月.
CANDAR’23 Workshopsにて口頭発表
松谷研M1の柴原君がInternational Symposium on Computing and Networking (CANDAR’23) Workshopsにて以下の口頭発表を行いました。
- Naoki Shibahara, Michihiro Koibuchi, Hiroki Matsutani, “Performance Improvement of Federated Learning Server using Smart NIC”, CANDAR’23 Workshops, Nov 2023.