[English / Japanese]

Hiroki Matsutani



慶應義塾大学 理工学部 情報工学科 准教授


最新ニュース: 松谷研トップページ
Youtube Video (4 Min): [Japanese] [English]
Google Scholar Citations: [Hiroki Matsutani]
Research Topics: Computer Architecture, Interconnection Networks, Big Data Processing, On-device Learning [Overview]
(Last updated 2019-03-15)

経歴


論文誌 (International)

  1. Ryota Yasudo, Michihiro Koibuchi, Koji Nakano, Hiroki Matsutani, Hideharu Amano, "Designing High-Performance Interconnection Networks with Host-Switch Graphs", IEEE Transactions on Parallel and Distributed Systems (TPDS), Vol.30, No.2, pp.315-330, Feb 2019.

  2. Koya Mitsuzuka, Michihiro Koibuchi, Hideharu Amano, Hiroki Matsutani, "Proxy Responses by FPGA-based Switch for MapReduce Stragglers", IEICE Transactions on Information and Systems, Vol.E101-D, No.9, pp.2258-2268, Sep 2018. [Paper]

  3. Yuma Sakakibara, Shin Morishima, Kohei Nakamura, Hiroki Matsutani, "A Hardware-Based Caching System on FPGA NIC for Blockchain", IEICE Transactions on Information and Systems, Vol.E101-D, No.5, pp.1350-1360, May 2018. [Paper]

  4. Akio Nomura, Hiroki Matsutani, Yusuke Matsushita, Junichiro Kadomoto, Tadahiro Kuroda, Hideharu Amano, "Escalator Network for a 3D Chip Stack with Inductive Coupling ThruChip Interface", International Journal of Networking and Computing (IJNC), Vol.8, No.1, pp.124-139, Jan 2018.

  5. Shin Morishima, Hiroki Matsutani, "High-Performance with an In-GPU Graph Database Cache", IEEE IT Professional, Special Issue on Graph Databases and Their Applications, Vol.19, No.6, pp.58-64, Nov/Dec 2017.

  6. Ryuta Kawano, Hiroshi Nakahara, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Layout-Oriented Routing Method for Low-Latency HPC Networks", IEICE Transactions on Information and Systems, Special Section on Parallel and Distributed Computing and Networking, Vol.E100-D, No.12, pp.2796-2807, Dec 2017.

  7. Yuta Tokusashi, Hiroki Matsutani, "Multilevel NoSQL Cache Combining In-NIC and In-Kernel Approaches", IEEE Micro, Vol.37, No.5, pp.44-51, Sep/Oct 2017.

  8. Ryuta Kawano, Hiroshi Nakahara, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Novel Channel Assignment Method to Ensure Deadlock-Freedom for Deterministic Routing", IEICE Transactions on Information and Systems, Vol.E100-D, No.8, pp.1798-1806, Aug 2017.

  9. Ryota Yasudo, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tadao Nakamura, "Scalable Networks-on-Chip with Elastic Links Demarcated by Decentralized Routers", IEEE Transactions on Computers (TC), Vol.66, No.4, pp.702-716, Apr 2017. (電気通信普及財団 テレコムシステム技術学生賞)

  10. Hiroshi Nakahara, Tomoya Ozaki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Novel Chip Stacking Methods to Extend Both Horizontally and Vertically for Many-Core Architectures with ThrouChip Interface", IEICE Transactions on Information and Systems, Special Section on Parallel and Distributed Computing and Networking, Vol.E99-D, No.12, pp.2871-2880, Dec 2016.

  11. Akram Ben Ahmed, Hiroki Matsutani, Michihiro Koibuchi, Kimiyoshi Usami, Hideharu Amano, "Multi-Voltage Variable Pipeline Routers with the Same Clock Frequency for Low-power Network-on-Chips Systems", IEICE Transactions on Electronics, Special Section on Low-Power and High-Speed Chips, Vol.E99-C, No.8, pp.909-917, Aug 2016.

  12. Michihiro Koibuchi, Ikki Fujiwara, Kiyo Ishii, Shu Namiki, Fabien Chaix, Hiroki Matsutani, Hideharu Amano, Tomohiro Kudoh, "Optical Network Technologies for HPC: Computer-Architects Point of View", IEICE Electronics Express, Vol.13, No.6, pp.1-14, Mar 2016.

  13. Takahiro Kagami, Hiroki Matsutani, Michihiro Koibuchi, Yasuhiro Take, Tadahiro Kuroda, Hideharu Amano, "Efficient 3-D Bus Architectures for Inductive-Coupling ThruChip Interfaces", IEEE Transactions on Very Large Scale Integration Systems (TVLSI), Vol.24, No.2, pp.493-506, Feb 2016.

  14. Ami Hayashi, Yuta Tokusashi, Hiroki Matsutani, "A Line Rate Outlier Filtering FPGA NIC using 10GbE Interface", ACM SIGARCH Computer Architecture News (CAN), Vol.43, No.4, pp.22-27, Sep 2015. [Paper]

  15. Ikki Fujiwara, Michihiro Koibuchi, Hiroki Matsutani, Henri Casanova, "Swap-and-randomize: A Method for Building Low-latency HPC Interconnects", IEEE Transactions on Parallel and Distributed Systems (TPDS), Vol.26, No.7, pp.2051-2060, Jul 2015.

  16. Shin Morishima, Hiroki Matsutani, "Performance Evaluations of Graph Database using CUDA and OpenMP-Compatible Libraries", ACM SIGARCH Computer Architecture News (CAN), Vol.42, No.4, pp.75-80, Sep 2014. [Paper]

  17. Yasuhiro Take, Hiroki Matsutani, Daisuke Sasaki, Michihiro Koibuchi, Tadahiro Kuroda, Hideharu Amano, "3D NoC with Inductive-Coupling Links for Building-Block SiPs", IEEE Transactions on Computers (TC), Vol.63, No.3, pp.748-763, Mar 2014.

  18. Hao Zhang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Dynamic Power Consumption Optimization for Inductive-Coupling based Wireless 3D NoCs", IPSJ Transactions on System LSI Design Methodology (T-SLDM), Vol.7, pp.27-36, Feb 2014.

  19. Noriyuki Miura, Yusuke Koizumi, Eiichi Sasaki, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, "A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface", IEEE Micro, Vol.33, No.6, pp.6-15, Dec 2013.

  20. Hao Zhang, Hiroki Matsutani, Yasuhiro Take, Tadahiro Kuroda, Hideharu Amano, "Vertical Link On/Off Regulations for Inductive-Coupling Based Wireless 3-D NoCs", IEICE Transactions on Information and Systems, Vol.E96-D, No.12, pp.2753-2764, Dec 2013.

  21. Kazutoshi Suito, Rikuhei Ueda, Kei Fujii, Takuma Kogo, Hiroki Matsutani, Nobuyuki Yamasaki, "Dependable Responsive Multithreaded Processor for Distributed Real-Time Systems", IEEE Micro, Vol.32, No.6, pp.52-61, Dec 2012.

  22. Cisse Ahmadou Dit ADI, Hiroki Matsutani, Michihiro Koibuchi, Hidetsugu Irie, Takefumi Miyoshi, Tsutomu Yoshinaga, "An Efficient Path Setup for a Hybrid Photonic Network-on-Chip", International Journal of Networking and Computing (IJNC), Vol.1, No.2, pp.244-259, Jul 2011.

  23. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga, "Prediction Router: A Low-Latency On-Chip Router Architecture with Multiple Predictors", IEEE Transactions on Computers (TC), Vol.60, No.6, pp.783-799, Jun 2011.

  24. Hiroki Matsutani, Michihiro Koibuchi, Daisuke Ikebuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, "Performance, Area, and Power Evaluations of Ultrafine-Grained Run-Time Power-Gating Routers for CMPs", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol.30, No.4, pp.520-533. Apr 2011.

  25. Yuri Nishikawa, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, "Semi-deflection Routing: A Non-minimal Fully-adaptive Routing for Virtual Cut-through Switching Network", International Journal of Computer and Network Security (IJCNS), Vol.2, No.10, pp.52-58, Oct 2010.

  26. Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, D. Frank Hsu, Hideharu Amano, "Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network", IEEE Transactions on Parallel and Distributed Systems (TPDS), Vol.20, No.8, pp.1126-1141, Aug 2009. (IEEE Computer Society Japan Chapter Young Author Award)

  27. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs", IEICE Transactions on Information and Systems, Vol.E92-D, No.4, pp.575-583, Apr 2009.

  28. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Port Combination Methodology for Application-Specific Networks-on-chip on FPGAs", IEICE Transactions on Information and Systems, Vol.E90-D, No.12, pp.1914-1922, Dec 2007.


国際会議

  1. Michihiro Koibuchi, Lambert Leong, Tomohiro Totoki, Naoya Niwa, Hiroki Matsutani, Hideharu Amano, Henri Casanova, "Sparse 3-D NoCs with Inductive Coupling", Proc. of the 56th Design Automation Conference (DAC'19), pp.xxx-xxx, Jun 2019.(to appear)

  2. Tomoya Itsubo, Mineto Tsukada, Hiroki Matsutani, "Performance and Cost Evaluations of Online Sequential Learning and Unsupervised Anomaly Detection Core", Proc. of the 22nd IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 22), pp.xxx-xxx, Apr 2019. (to appear)

  3. Yuta Tokusashi, Hiroki Matsutani, Hideharu Amano, "Key-value Store Chip Design for Low Power Consumption", Proc. of the 22nd IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 22), pp.xxx-xxx, Apr 2019. (to appear)

  4. Shin Morishima, Hiroki Matsutani, "Acceleration of Anomaly Detection in Blockchain Using In-GPU Cache", Proc. of the 16th IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA'18), pp.xxx-xxx, Dec 2018. [Paper]

  5. Yuma Sakakibara, Yuta Tokusashi, Shin Morishima, Hiroki Matsutani, "Accelerating Blockchain Transfer System Using FPGA-Based NIC", Proc. of the 16th IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA'18), pp.xxx-xxx, Dec 2018. [Paper]

  6. Kaho Okuyama, Yuta Tokusashi, Takuma Iwata, Mineto Tsukada, Kazumasa Kishiki, Hiroki Matsutani, "Network Optimizations on Prediction Server with Multiple Predictors", Proc. of the 16th IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA'18), Poster Session, Dec 2018.

  7. Koya Mitsuzuka, Yuta Tokusashi, Hiroki Matsutani, "MultiMQC: A Multilevel Message Queuing Cache Combining In-NIC and In-Kernel Memories", Proc. of the 17th IEEE International Conference on Field Programmable Technology (ICFPT'18), pp.xxx-xxx, Dec 2018. [Paper]

  8. Yuta Tokusashi, Hiroki Matsutani, Noa Zilberman, "LaKe: The Power of In-Network Computing", Proc. of the 13th International Conference on ReConFigurable Computing and FPGAs (ReConFig'18), pp.1-8, Dec 2018. [Paper]

  9. Ryuta Kawano, Ryota Yasudo, Hiroki Matsutani, Hideharu Amano, "k-Optimized Path Routing for High-Throughput Data Center Networks", Proc. of the 6th International Symposium on Computing and Networking (CANDAR'18), pp.99-105, Nov 2018. (Outstanding Paper Award)

  10. Naoya Niwa, Tomohiro Totoki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "An Trace-Driven Performance Prediction Method for Exploring 3D-NoC Design Optimization", Proc. of the 6th International Symposium on Computing and Networking (CANDAR'18) Workshops, The 6th International Workshop on Computer Systems and Architectures (CSA'18), pp.182-185, Nov 2018.

  11. Truong Thao Nguyen, Hiroki Matsutani, Michihiro Koibuchi, "Low-Reliable Low-Latency Networks Optimized for HPC Parallel Applications", Proc. of the 17th IEEE International Symposium on Network Computing and Applications (NCA'18), pp.1-10, Nov 2018.

  12. Akram Ben Ahmed, Daichi Fujiki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "AxNoC: Low-power Approximate Network-on-Chips using Critical-Path Isolation", Proc. of the 12th IEEE/ACM International Symposium on Networks-on-Chip (NOCS'18), pp.1-8, Oct 2018. (Best Paper Candidate)

  13. Akram Ben Ahmed, Hayate Okuhara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Adaptive Body Bias Control Scheme for Ultra Low-power Network-on-Chip Systems", Proc. of the 12th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC'18), pp.146-153, Sep 2018.

  14. Takuma Iwata, Kohei Nakamura, Yuta Tokusashi, Hiroki Matsutani, "Accelerating Online Change-Point Detection Algorithm using 10 GbE FPGA NIC", Proc. of the 24th International European Conference on Parallel and Distributed Computing (Euro-Par'18) Workshops, The 16th International Workshop on Algorithms, Models and Tools for Parallel Computing on Heterogeneous Platforms (HeteroPar'18), pp.506-517, Aug 2018. [Paper]

  15. Mineto Tsukada, Masaaki Kondo, Hiroki Matsutani, "OS-ELM-FPGA: An FPGA-Based Online Sequential Unsupervised Anomaly Detector", Proc. of the 24th International European Conference on Parallel and Distributed Computing (Euro-Par'18) Workshops, The 16th International Workshop on Algorithms, Models and Tools for Parallel Computing on Heterogeneous Platforms (HeteroPar'18), pp.518-529, Aug 2018. [Paper]

  16. Naoya Niwa, Tomohiro Totoki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Performance Evaluation of 3D-Stacked Processor under Temperature Constraints", The 21st IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 21), Poster session, Apr 2018.

  17. Shin Morishima, Hiroki Matsutani, "Accelerating Blockchain Search of Full Nodes Using GPUs", Proc. of the 26th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP'18), pp.244-248, Mar 2018. [Paper]

  18. Ryuta Kawano, Ryota Yasudo, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "HiRy: An Advanced Theory on Design of Deadlock-free Adaptive Routing for Arbitrary Topologies", Proc. of the 23rd IEEE International Conference on Parallel and Distributed Systems (ICPADS'17), pp.664-673, Dec 2017.

  19. Koya Mitsuzuka, Ami Hayashi, Michihiro Koibuchi, Hideharu Amano, Hiroki Matsutani, "In-Switch Approximate Processing: Delayed Tasks Management for MapReduce Applications", Proc. of the 27th International Conference on Field-Programmable Logic and Applications (FPL'17), pp.1-4, Sep 2017. [Paper]

  20. Michihiro Koibuchi, Tomohiro Totoki, Hiroki Matsutani, Hideharu Amano, Fabien Chaix, Ikki Fujiwara, Henri Casanova, "A Case for Uni-Directional Network Topologies in Large-Scale Clusters", Proc. of the 19th IEEE International Conference on Cluster Computing (Cluster'17), pp.178-187, Sep 2017.

  21. Yao Hu, Hiroaki Hara, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Towards Tightly-coupled Datacenter with Free-space Optical Links", Proc. of the 1st International Conference on Cloud and Big Data Computing (ICCBDC'17), pp.33-39, Sep 2017. (Best Oral Presentation)

  22. Ryota Yasudo, Michihiro Koibuchi, Koji Nakano, Hiroki Matsutani, Hideharu Amano, "Order/Radix Problem: Towards Low End-to-End Latency Interconnection Networks", Proc. of the 46th International Conference on Parallel Processing (ICPP'17), pp.322-331, Aug 2017.

  23. Hiroshi Nakahara, Ryota Yasudo, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "3D layout of Spidergon, Flattened Butterfly and Dragonfly on a Chip Stack with Inductive Coupling Through Chip Interface", Proc. of the 14th International Symposium on Pervasive Systems, Algorithms, and Networks (I-SPAN'17), pp.52-59, Jun 2017.

  24. Yuma Sakakibara, Kohei Nakamura, Hiroki Matsutani, "An FPGA NIC Based Hardware Caching for Blockchain", Proc. of the 8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'17), pp.1:1-1:6, Jun 2017. [Paper]

  25. Shin Morishima, Masahiro Okazaki, Hiroki Matsutani, "A Case for Remote GPUs over 10GbE Network for VR Applications", Proc. of the 8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'17), pp.19:1-19:6, Jun 2017. [Paper]

  26. Ami Hayashi, Hiroki Matsutani, "An FPGA-Based In-NIC Cache Approach for Lazy Learning Outlier Filtering", Proc. of the 25th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP'17), pp.15-22, Mar 2017. [Paper]

  27. Daichi Fujiki, Kiyo Ishii, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Henri Casanova, Michihiro Koibuchi, "High-Bandwidth Low-Latency Approximate Interconnection Networks", Proc. of the 23rd IEEE International Symposium on High-Performance Computer Architecture (HPCA'17), pp.469-480, Feb 2017. [Paper]

  28. Yasuhiro Ohno, Shin Morishima, Hiroki Matsutani, "Accelerating Spark RDD Operations with Local and Remote GPU Devices", Proc. of the 22nd IEEE International Conference on Parallel and Distributed Systems (ICPADS'16), pp.791-799, Dec 2016. [Paper]

  29. Kohei Nakamura, Ami Hayashi, Hiroki Matsutani, "An FPGA-Based Low-Latency Network Processing for Spark Streaming", Proc. of the 4th IEEE International Conference on Big Data (BigData'16) Workshops, The 1st Workshop on Real-Time and Stream Analytics in Big Data, pp.2410-2415, Dec 2016. [Paper]

  30. Akihiko Hamada, Hiroki Matsutani, "Design and Implementation of Hardware Cache Mechanism and NIC for Column-Oriented Databases", Proc. of the 11th International Conference on ReConFigurable Computing and FPGAs (ReConFig'16), pp.1-6, Nov 2016. [Paper]

  31. Ryuta Kawano, Hiroshi Nakahara, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "LOREN: A Scalable Routing Method for Layout-conscious Random Topologies", Proc. of the 4th International Symposium on Computing and Networking (CANDAR'16), pp.9-18, Nov 2016. (Best Paper Award)

  32. Akio Nomura, Hiroki Matsutani, Tadahiro Kuroda, Junichiro Kadomoto, Yusuke Matsushita, Hideharu Amano, "Vertical Packet Switching Elevator Network Using Inductive Coupling ThruChip Interface", Proc. of the 4th International Symposium on Computing and Networking (CANDAR'16), pp.195-201, Nov 2016.

  33. Yuta Tokusashi, Hiroki Matsutani, "A Multilevel NOSQL Cache Design Combining In-NIC and In-Kernel Caches", Proc. of the 24th IEEE International Symposium on High Performance Interconnects (Hot Interconnects 24), pp.60-67, Aug 2016. [Paper]

  34. Yuta Tokusashi, Hiroki Matsutani, "NOSQL Hardware Appliance with Multiple Data Structures", The 28th IEEE Symposium on High Performance Chips (Hot Chips 28), Poster session, Aug 2016.

  35. Shin Morishima, Hiroki Matsutani, "Distributed In-GPU Data Cache for Document-Oriented Data Store via PCIe over 10Gbit Ethernet", Proc. of the 22nd International European Conference on Parallel and Distributed Computing (Euro-Par'16) Workshops, The 14th International Workshop on Algorithms, Models and Tools for Parallel Computing on Heterogeneous Platforms (HeteroPar'16), pp.41-55, Aug 2016. [Paper]

  36. Koji Nakano, Daisuke Takafuji, Satoshi Fujita, Hiroki Matsutani, Ikki Fujiwara, Michihiro Koibuchi, "Randomly Optimized Grid Graph for Low-Latency Interconnection Networks", Proc. of the 45th International Conference on Parallel Processing (ICPP'16), pp.340-349, Aug 2016.

  37. Ryuta Kawano, Hiroshi Nakahara, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "ACRO: Assignment of Channels in Reverse Order to Make Arbitrary Routing Deadlock-free", Proc. of the 15th IEEE/ACIS International Conference on Computer and Information Science (ICIS'16), pp.565-570, Jun 2016.

  38. Korechika Tamura, Hiroki Matsutani, "An In-Kernel NOSQL Cache for Range Queries Using FPGA NIC", Proc. of the 1st International Conference on FPGA Reconfiguration for General-Purpose Computing (FPGA4GPC'16), pp.13-18, May 2016. [Paper]

  39. Go Matsumura, Michihiro Koibuchi, Hideharu Amano, Hiroki Matsutani, "D-TDMA Data Buses with CSMA/CD Arbitration Bus on Wireless 3D IC", Proc. of the 13th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN'16), pp.242-249, Feb 2016.

  40. Daichi Fujiki, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Randomizing Packet Memory Networks for Low-latency Processor-memory Communication", Proc. of the 24th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP'16), pp.168-175, Feb 2016.

  41. Ryota Yasudo, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tadao Nakamura, "On-Chip Decentralized Routers with Balanced Pipelines for Avoiding Interconnect Bottleneck", Proc. of the 9th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'15), pp.16:1-16:8, Sep 2015.

  42. Hiroshi Nakahara, Tomoya Ozaki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Expandable Chip Stacking Method for Many-Core Architectures Consisting of Tiny Chips", Proc. of the 9th IEEE International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'15), pp.41-48, Sep 2015.

  43. Akio Nomura, Yu Fujita, Hiroki Matsutani, Hideharu Amano, "3D Shared Bus Architecture Using Inductive Coupling Interconnect", Proc. of the 9th IEEE International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'15), pp.259-266, Sep 2015.

  44. Shin Morishima, Hiroki Matsutani, "Performance Evaluations of Document-Oriented Databases using GPU and Cache Structure", Proc. of the 13th IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA'15), pp.108-115, Aug 2015. [Paper]

  45. Seiichi Tade, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Metamorphotic Network-on-Chip for Various Types of Parallel Applications", Proc. of the 26th IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP'15), pp.98-105, Jul 2015.

  46. Ami Hayashi, Yuta Tokusashi, Hiroki Matsutani, "A Line Rate Outlier Filtering FPGA NIC using 10GbE Interface", Proc. of the 6th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'15), Jun 2015. (Best Paper Award)

  47. Shin Morishima, Hiroki Matsutani, "A GPU-Based Acceleration Method for Document-Oriented Databases", The 6th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'15), Poster session, Jun 2015.

  48. Akio Nomura, Yu Fujita, Hiroki Matsutani, Hideharu Amano, "3D Bus Architecture using Inductive Coupling ThruChip-Interface", The 18th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVIII), Poster session, Apr 2015.

  49. Hiroshi Nakahara, Tomoya Ozaki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Staggered Stacking: Connecting Many Small Chips Using ThruChip Interface", The 18th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVIII), Poster session, Apr 2015.

  50. Ryuta Kawano, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Optimized Core-links for Low-latency NoCs", Proc. of the 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP'15), pp.172-176, Mar 2015.

  51. Ikki Fujiwara, Michihiro Koibuchi, Tomoya Ozaki, Hiroki Matsutani, Henri Casanova, "Augmenting Low-latency HPC Network with Free-space Optical Links", Proc. of the 21st IEEE International Symposium on High-Performance Computer Architecture (HPCA'15), pp.390-401, Feb 2015. [Paper] [Slide]

  52. Shin Morishima, Hiroki Matsutani, "Performance Evaluations of Graph Database using CUDA and OpenMP-Compatible Libraries", The 5th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'14), Jun 2014.

  53. Ikki Fujiwara, Michihiro Koibuchi, Hiroki Matsutani, Henri Casanova, "Skywalk: a Topology for HPC Networks with Low-delay Switches", Proc. of the 28th IEEE International Parallel and Distributed Processing Symposium (IPDPS'14), pp.263-272, May 2014.

  54. Go Matsumura, Michihiro Koibuchi, Hideharu Amano, Hiroki Matsutani, "On/Off Link Selection Schemes for Wireless 3D NoCs", The 17th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVII), Poster session, Apr 2014.

  55. Seiichi Tade, Takahiro Kagami, Ryuta Kawano, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Configurable Switch Mechanism for Random NoCs", The 17th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVII), Poster session, Apr 2014. (Featured Poster Award)

  56. Hiroki Matsutani, Michihiro Koibuchi, Ikki Fujiwara, Takahiro Kagami, Yasuhiro Take, Tadahiro Kuroda, Paul Bogdan, Radu Marculescu, Hideharu Amano, "Low-Latency Wireless 3D NoCs via Randomized Shortcut Chips", Proc. of the 17th Design, Automation, and Test in Europe Conference (DATE'14), pp.1-6, Mar 2014. [Paper] [Slide]

  57. Daisuke Sasaki, Hao Zhang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Routing Strategy for Inductive-Coupling Based Wireless 3-D NoCs by Maximizing Topological Regularity", Proc. of the International Symposium on Advances of Distributed and Parallel Computing (ADPC'13), pp.77-85, Dec 2013.

  58. Ikki Fujiwara, Michihiro Koibuchi, Hiroki Matsutani, "Performance Degradation by Deactivated Cores in 2-D Mesh NoCs", Proc. of the 7th IEEE International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'13), pp.25-30, Sep 2013.

  59. Yusuke Kumura, Kazutoshi Suito, Hiroki Matsutani, Nobuyuki Yamasaki, "A Low-Power Link Speed Control Method on Distributed Real-time Systems", Proc. of the 7th IEEE International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'13), pp.49-54, Sep 2013.

  60. Noriyuki Miura, Yusuke Koizumi, Eiichi Sasaki, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usam, Masaaki Kondo, Hiroshi Nakamura, "A Scalable 3D Heterogeneous Multi-Core Processor with Inductive-Coupling ThruChip Interface", The 25th IEEE Symposium on High Performance Chips (Hot Chips 25), Poster session, Aug 2013.

  61. Daisuke Sasaki, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Deadlock-Free Routing Strategy for Stacking 3-D NoCs with Different Topologies", The 4th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'13), Poster session, Jun 2013.

  62. Takahiro Kagami, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Headfirst Sliding Routing: A Time-Based Routing Scheme for Bus-NoC Hybrid 3-D Architecture", Proc. of the 7th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'13), pp.29-36, Apr 2013. [Paper]

  63. Noriyuki Miura, Yusuke Koizumi, Eiichi Sasaki, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, "A Scalable 3D Heterogeneous Multi-Core Processor with Inductive-Coupling ThruChip Interface", Proc. of the 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), pp.1-3, Apr 2013.

  64. Hao Zhang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Dynamic Power On/Off Method for 3D NoCs with Wireless Inductive-Coupling Links", Proc. of the 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), pp.1-3, Apr 2013.

  65. Yusuke Koizumi, Noriyuki Miura, Yasuhiro Take, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, "Performance and Energy Optimization of a Heterogeneous Multi-Core Processor with Inductive Coupling Links", The 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), Poster session, Apr 2013. (Best Poster Award)

  66. Ryuta Kawano, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Low Latency Network Topology Using Multiple Links at Each Host", The 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), Poster session, Apr 2013.

  67. Osamu Yoshizumi, Hiroki Matsutani, Nobuyuki Yamasaki, "Packet Routing for Distributed Real-Time System on Real-Time Communication Link", Proc. of the 28th ISCA International Conference on Computers and Their Applications (CATA'13), pp.197-204, Mar 2013.

  68. Kazutoshi Suito, Masayoshi Takasu, Rikuhei Ueda, Kei Fujii, Hiroki Matsutani, Nobuyuki Yamasaki, "Experimental Evaluation of Low Power Techniques on Dependable Responsive Multithreaded Processor", Proc. of the 28th ISCA International Conference on Computers and Their Applications (CATA'13), pp.281-288, Mar 2013.

  69. Michihiro Koibuchi, Ikki Fujiwara, Hiroki Matsutani, Henri Casanova, "Layout-conscious Random Topologies for HPC Off-chip Interconnects", Proc. of the 19th IEEE International Symposium on High-Performance Computer Architecture (HPCA'13), pp.484-495, Feb 2013. [Paper] [Slide]

  70. Hiroki Matsutani, Paul Bogdan, Radu Marculescu, Yasuhiro Take, Daisuke Sasaki, Hao Zhang, Michihiro Koibuchi, Tadahiro Kuroda, Hideharu Amano, "A Case for Wireless 3D NoCs for CMPs", Proc. of the 18th Asia and South Pacific Design Automation Conference (ASP-DAC'13), pp.23-28, Jan 2013. (Best Paper Award) [Paper] [Slide]

  71. Yusuke Koizumi, Hideharu Amano, Hiroki Matsutani, NoriyukiMiura, Tadahiro Kuroda, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, "Dynamic Power Control with a Heterogeneous Multi-Core System Using A 3-D Wireless Inductive Coupling Interconnect", Proc. of the 11th IEEE International Conference on Field Programmable Technology (ICFPT'12), Demo session, pp.293-296, Dec 2012.

  72. Takeo Nakamura, Hiroki Matsutani, Michihiro Koibuchi, Kimiyoshi Usami, Hideharu Amano, "Fine-Grained Power Control Using A Multi-Voltage Variable Pipeline Router", Proc. of the 6th IEEE International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'12), pp.59-66, Sep 2012.

  73. Yusuke Koizumi, Eiichi Sasaki, Hideharu Amano, Hiroki Matsutani, Yasuhiro Take, Tadahiro Kuroda, Ryuichi Sakamoto, Mitaro Namiki, Kimiyoshi Usami, Masaaki Kondo, Hiroshi Nakamura, "CMA-Cube: A Scalable Reconfigurable Accelerator with 3-D Wireless Inductive Coupling Interconnect", Proc. of the 22nd International Conference on Field Programmable Logic and Applications (FPL'12), pp.543-546, Aug 2012.

  74. Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, D. Frank Hsu, Henri Casanova, "A Case for Random Shortcut Topologies for HPC Interconnects", Proc. of the 39th ACM/IEEE International Symposium on Computer Architecture (ISCA'12), pp.177-188, Jun 2012. [Paper] [Slide]

  75. Kazutoshi Suito, Kei Fujii, Hiroki Matsutani, Nobuyuki Yamasaki, "Dependable Responsive Multithreaded Processor for Distributed Real-Time Systems", Proc. of the 15th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XV), pp.1-3, Apr 2012.

  76. Rikuhei Ueda, Kei Fujii, Hiroyuki Chishiro, Hiroki Matsutani, Nobuyuki Yamasaki, "An Extension of Real-Time OS for Multithreaded Processors", Proc. of the 18th IEEE Real-Time and Embedded Technology and Applications Symposium (RTAS'12), Work-In-Progress session, Apr 2012.

  77. Hao Zhang, Hiroki Matsutani, Yasuhiro Take, Tadahiro Kuroda, Hideharu Amano, "Vertical Link On/Off Control Methods for Wireless 3-D NoCs", Proc. of the 25th International Conference on Architecture of Computing Systems (ARCS'12), pp.212-224, Feb 2012.

  78. Hiroki Matsutani, Yuto Hirata, Michihiro Koibuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, "A Multi-Vdd Dynamic Variable-Pipeline On-Chip Router for CMPs", Proc. of the 17th Asia and South Pacific Design Automation Conference (ASP-DAC'12), pp.407-412, Jan 2012. (Best Paper Candidate) [Paper] [Slide]

  79. Michihiro Koibuchi, Takafumi Watanabe, Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, "Performance Evaluation of Power-aware Multi-tree Ethernet for HPC Interconnects", Proc. of the 2nd International Conference on Networking and Computing (ICNC'11), pp.50-57, Nov 2011. (Best Paper Award) [Paper] [Slide]

  80. Kei Fujii, Hiroyuki Chishiro, Hiroki Matsutani, Nobuyuki Yamasaki, "Dynamic Voltage and Frequency Scaling for Real-Time Scheduling on a Prioritized SMT Processor", Proc. of the 1st International Workshop on Cyber-Physical Systems, Networks, and Applications (CPSNA'11), pp.9-15, Aug 2011.

  81. Masakazu Taniguchi, Hiroki Matsutani, Nobuyuki Yamasaki, "Design and Implementation of On-chip Adaptive Router with Predictor for Regional Congestion", Proc. of the 1st International Workshop on Cyber-Physical Systems, Networks, and Applications (CPSNA'11), pp.22-27, Aug 2011.

  82. Daihan Wang, Michihiro Koibuchi, Tomohiro Yoneda, Hiroki Matsutani, Hideharu Amano, "A Dynamic Link-Width Optimization for Network-on-Chip", Proc. of the 1st International Workshop on Cyber-Physical Systems, Networks, and Applications (CPSNA'11), pp.106-108, Aug 2011.

  83. Hiroki Matsutani, Yasuhiro Take, Daisuke Sasaki, Masayuki Kimura, Yuki Ono, Yukinori Nishiyama, Michihiro Koibuchi, Tadahiro Kuroda, Hideharu Amano, "A Vertical Bubble Flow Network using Inductive-Coupling for 3-D CMPs", Proc. of the 5th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'11), pp.49-56, May 2011. [Paper] [Slide]

  84. Yuto Hirata, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Variable-pipeline On-chip Router Optimized to Traffic Pattern", Proc. of the 3rd International Workshop on Network on Chip Architectures (NoCArc'10), pp.57-62, Dec 2010.

  85. Cisse Ahmadou Dit ADI, Hiroki Matsutani, Michihiro Koibuchi, Hidetsugu Irie, Takefumi Miyoshi, Tsutumo Yoshinaga, "An Efficient Path Setup for a Hybrid Photonic Network-on-Chip", Proc. of the 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10), pp.156-161, Nov 2010.

  86. Jose Miguel Montanana, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, "Stabilizing Path Modification of Power-Aware On/Off Interconnection Networks", Proc. of the 5th IEEE International Conference on Networking, Architecture, and Storage (NAS'10), pp.218-227, Jul 2010. [Paper] [Slide]

  87. Yuri Nishikawa, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, "A Deadlock-free Non-minimal Fully Adaptive Routing using Virtual Cut-through Switching", Proc. of the 5th IEEE International Conference on Networking, Architecture, and Storage (NAS'10), pp.431-438, Jul 2010.

  88. Hiroki Matsutani, Yuto Hirata, Michihiro Koibuchi, Yusuke Umahashi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, "A Multi-Vdd Variable-Pipeline On-Chip Router for CMPs", The 24th ACM International Conference on Supercomputing (ICS'10), Poster session, Jun 2010.

  89. Hiroki Matsutani, Michihiro Koibuchi, Daisuke Ikebuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, "Ultra Fine-Grained Run-Time Power Gating of On-Chip Routers for CMPs", Proc. of the 4th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'10), pp.61-68, May 2010. [Paper] [Slide]

  90. Yu Kojima, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Low-Power Fault-Tolerant NoC using Error Correction and Detection Codes", Proc. of the 9th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN'10), pp.111-118, Feb 2010.

  91. Sen In, Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano, "Performance, Cost, and Power Evaluations of On-Chip Network Topologies in FPGAs", Proc. of the 9th IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN'10), pp.181-189, Feb 2010.

  92. Jose Miguel Montanana, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, "Balanced Dimension-Order Routing for k-ary n-cubes", Proc. of the 4th International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'09), CD-ROM, Sep 2009.

  93. Shotaro Saito, Yoshinori Kohama, Yasufumi Sugimori, Yohei Hasegawa, Hiroki Matsutani, Toru Sano, Kazutaka Kasuga, Yoichi Yoshida, Kiichi Niitsu, Noriyuki Miura, Tadahiro Kuroda, Hideharu Amano, "MuCCRA-Cube: a 3D Dynamically Reconfigurable Processor with Inductive-Coupling Link", Proc. of the 19th International Conference on Field Programmable Logic and Applications (FPL'09), pp.6-11, Sep 2009.

  94. Jose Miguel Montanana, Michihiro Koibuchi, Takafumi Watanabe, Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, "An On/Off Link Activation Method for Power Regulation in InfiniBand", Proc. of the International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'09), pp.289-295, Jun 2009.

  95. Michihiro Koibuchi, Tomohiro Otsuka, Hiroki Matsutani, Hideharu Amano, "An On/Off Link Activation Method for Low-Power Ethernet in PC Clusters", Proc. of the 23rd IEEE International Parallel and Distributed Processing Symposium (IPDPS'09), CD-ROM, May 2009. [Paper] [Slide]

  96. Vu Manh Tuan, Naohiro Katsura, Hiroki Matsutani, Hideharu Amano, "Evaluation of a Multi-core Reconfigurable Architecture with Variable Core Size", Proc. of the 16th Reconfigurable Architectures Workshop (RAW'09), CD-ROM, May 2009.

  97. Yuto Hirata, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Low-Power Variable-Pipeline Router using Pipeline-Stage Integration", The 12th IEEE International Symposium on Low-Power and High-Speed Chips (COOL Chips XII), Poster session, Apr 2009.

  98. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga, "Prediction Router: Yet Another Low Latency On-Chip Router Architecture", Proc. of the 15th IEEE International Symposium on High-Performance Computer Architecture (HPCA'09), pp.367-378, Feb 2009. [Paper] [Slide]

  99. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Link Removal Methodology for Network-on-Chip on Reconfigurable Systems", Proc. of the 18th International Conference on Field Programmable Logic and Applications (FPL'08), pp.269-274, Sep 2008.

  100. Hiroki Matsutani, Michihiro Koibuchi, D. Frank Hsu, Hideharu Amano, "Three-Dimensional Layout of On-Chip Tree-Based Networks", Proc. of the 9th International Symposium on Parallel Architectures, Algorithms, and Networks (I-SPAN'08), pp.281-288, May 2008. [Paper] [Slide]

  101. Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano, "Adding Slow-Silent Virtual Channels for Low-Power On-Chip Networks", Proc. of the 2nd ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08), pp.23-32, Apr 2008. [Paper] [Slide]

  102. Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, Timothy M. Pinkston, "A Lightweight Fault-tolerant Mechanism for Network-on-chip", Proc. of the 2nd ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08), pp.13-22, Apr 2008. [Paper] [Slide]

  103. Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano, "Run-Time Power Gating of On-Chip Routers Using Look-Ahead Routing", Proc. of the 13th Asia and South Pacific Design Automation Conference (ASP-DAC'08), pp.55-60, Jan 2008. [Paper] [Slide]

  104. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Tightly-Coupled Multi-Layer Topologies for 3-D NoCs", Proc. of the 36th International Conference on Parallel Processing (ICPP'07), CD-ROM, Sep 2007. [Paper] [Slide]

  105. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Temporal Correlation Based Port Combination Methodology for Networks-on-chip on Reconfigurable Systems", Proc. of the 17th International Conference on Field Programmable Logic and Applications (FPL'07), pp.383-388, Aug 2007.

  106. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "XNoTs: Crossbar-Connected Multi-Layer Topologies for 3-D NoCs", The 10th IEEE International Symposium on Low-Power and High-Speed Chips (COOL Chips X), Poster session, Apr 2007. [Poster]

  107. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Performance, Cost, and Energy Evaluation of Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network", Proc. of the 21st IEEE International Parallel and Distributed Processing Symposium (IPDPS'07), CD-ROM, Mar 2007. [Paper] [Slide]

  108. Hiroki Matsutani, "Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network", The 12th Asia and South Pacific Design Automation Conference (ASP-DAC'07), Student Forum, Jan 2007. (Young Student Award) [Poster]

  109. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Enforcing Dimension-Order Routing in On-Chip Torus Networks without Virtual Channels", Proc. of the 4th International Symposium on Parallel and Distributed Processing and Applications (ISPA'06), pp.207-218, Dec 2006. [Paper]

  110. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Virtual-Channel Free Mapping for Application-Specific On-Chip Torus Networks", Proc. of the 19th ISCA International Conference on Parallel and Distributed Computing Systems (PDCS'06), pp.24-31, Sep 2006. [Paper]

  111. Daihan Wang, Hiroki Matsutani, Masato Yoshimi, Michihiro Koibuchi, Hideharu Amano, "A Parametric Study of Scalable Interconnects on FPGAs", Proc. of the International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA'06), pp.130-135, Jun 2006.

  112. Yohei Hasegawa, Shohei Abe, Hiroki Matsutani, Kenichiro Anjo, Toru Awashima, Hideharu Amano, "An Adaptive Cryptographic Accelerator for IPsec on Dynamically Reconfigurable Processor", Proc. of the 4th IEEE International Conference on Field Programmable Technology (ICFPT'05), pp.163-170, Dec 2005.

  113. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Destination Bundle: A Routing Table Reduction Technique for Distributed Routing on Dependable Networks-on-Chips", Proc. of the International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'05), pp.1343-1349, Jun 2005. [Paper]

  114. Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, Akiya Jouraku, Hideharu Amano, "Non-Minimal Routing Strategy for Application-Specific Networks-on-Chips", Proc. of the 34th International Conference on Parallel Processing (ICPP'05) Workshops, The 2nd International Workshop on Embedded Computing (ICPP-EC'05), pp.273-280, Jun 2005. [Paper] [Slide]

  115. Ryuji Wakikawa, Hiroki Matsutani, Rajeev Koodli, Anders Nilsson, Jun Murai, "Mobile Gateways for Mobile Ad-hoc Networks with Network Mobility Support", Proc. of the 4th International Conference on Networking (ICN'05), pp.361-368, Apr 2005.

  116. Hiroki Matsutani, Ryuji Wakikawa, Koshiro Mitsuya, Jun Murai, "Performance Oriented Management System for Reconfigurable Network Appliances", Proc. of the 1st International Workshop on Networked Sensing Systems (INSS'04), pp.129-133, Jun 2004. [Paper]

  117. Ryuji Wakikawa, Hiroki Matsutani, Rajeev Koodli, Anders Nilsson, Jun Murai, "Mobile Gateway: Integration of MANET and NEMO", The 5th ACM International Symposium on Mobile Ad Hoc Networking and Computing (MobiHoc'04), Poster session, May 2004.


論文誌 (Japanese Domestic)

  1. 森島 信, 松谷 宏紀, "GPUを用いたブロックチェーンのフルノードにおける取引検索の高速化", 電子情報通信学会論文誌 情報・システム, Vol.J102-D, No.5, pp.xxx-xxx, May 2019. (to appear)

  2. 大野 泰弘, 森島 信, 松谷 宏紀, "Spark RDD処理のためのローカルおよびリモートGPUを用いた高性能化", 電子情報通信学会論文誌 情報・システム, Vol.J101-D, No.12, pp.1504-1516, Dec 2018.

  3. 森島 信, 松谷 宏紀, "GPUを用いたドキュメント指向型データベースの高速化", 電子情報通信学会論文誌 情報・システム, Vol.J100-D, No.12, pp.949-963, Dec 2017.

  4. 松谷 宏紀, "ビッグデータ利活用のための基盤システムの動向", 電子情報通信学会誌, Vol.100, No.8, pp.866-870, Aug 2017. [Paper]

  5. 徳差 雄太, 松谷 宏紀, "多様なデータ構造を有するKey-Value Storeアプライアンスの設計", 情報処理学会論文誌 組込みシステム工学特集, Vol.57, No.8, pp.1787-1799, Aug 2016.

  6. 林 愛美, 徳差 雄太, 松谷 宏紀, "FPGA NIC向けノンパラメトリックオンライン外れ値検出機構", 情報処理学会論文誌 組込みシステム工学特集, Vol.57, No.8, pp.1664-1679, Aug 2016. (情報処理学会 特選論文)

  7. 森島 信, 松谷 宏紀, "GPUを用いたグラフ型データベースの高速化および拡張性の改善", 電子情報通信学会論文誌 情報・システム, Vol.J98-D, No.12, pp.1436-1450, Dec 2015.

  8. 尾崎 友哉, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "光無線リンクとオンオフ制御による省電力ネットワーク設計手法", 電子情報通信学会論文誌 情報・システム, Vol.J98-D, No.6, pp.1005-1018, Jun 2015.

  9. 溝谷 圭悟, 上田 陸平, 高須 雅義, 千代 浩之, 松谷 宏紀, 山崎 信行, "インプリサイス計算モデルにおける温度を考慮した 動的電圧周波数制御の実機評価", 情報処理学会論文誌 組込みシステム工学特集, Vol.55, No.8, pp.1841-1855, Aug 2014.

  10. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "複数コアリンクを用いた低遅延オンチップトポロジに関する研究", 電子情報通信学会論文誌 情報・システム, Vol.J97-D, No.3, pp.601-613, Mar 2014.

  11. 谷口 将一, 山崎 大輝, 笹川 雄二郎, 松谷 宏紀, 山崎 信行, "優先度逆転を低減させる優先度付きオンチップネットワーク向けルータ アーキテクチャ", 情報処理学会論文誌 組込みシステム工学特集, Vol.54, No.7, pp.1861-1872, Jul 2013.

  12. 上田 陸平, 藤井 啓, 千代 浩之, 松谷 宏紀, 山崎 信行, "ITRON仕様OSのRMT Processor向け実装", 情報処理学会論文誌 組込みシステム工学特集, Vol.54, No.7, pp.1835-1848, Jul 2013.

  13. 水頭 一壽, 向後 卓磨, 山崎 大輝, 松谷 宏紀, 山崎 信行, "優先度付きオンチップルータVIX", 情報処理学会論文誌コンピューティングシステム, Vol.6, No.1, pp.87-98, Jan 2013.

  14. 水頭 一壽, 向後 卓磨, 松谷 宏紀, 山崎 信行, "Responsive Linkを用いた分散リアルタイムシステム向け高信頼な通信 機構の設計と実装", 情報処理学会論文誌 組込みシステム工学特集, Vol.53, No.12, pp.2728-2739, Dec 2012.

  15. 谷口 将一, 松谷 宏紀, 山崎 信行, "予測を用いたNoC向け混雑回避機構", 情報処理学会論文誌コンピューティングシステム, Vol.5, No.3, pp.112-123, May 2012.

  16. Yuan He, Hiroki Matsutani, Hiroshi Sasaki, Hiroshi Nakamura, "Adaptive Data Compression on 3D Network-on-Chips", 情報処理学会論文誌コンピューティングシステム, Vol.5, No.1, pp.80-87, Jan 2012.

  17. 小島 悠, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化", 情報処理学会論文誌コンピューティングシステム, Vol.4, No.4, pp.24-35, Oct 2011.

  18. 松谷 宏紀, 鯉渕 道紘, 池淵 大輔, 宇佐美 公良, 中村 宏, 天野 英晴, "CMPにおけるオンチップルータの細粒度パワーゲーティングの評価", 情報処理学会論文誌コンピューティングシステム, Vol.3, No.3, pp.100-112, Sep 2010.

  19. 西川 由理, 鯉渕 道紘, 松谷 宏紀, 天野 英晴, "単フリット・単サイクルルータを用いたNoC向け非最短完全適応型ルー ティング", 情報処理学会論文誌コンピューティングシステム, Vol.3, No.3, pp.88-99, Sep 2010.

  20. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, "低遅延オンチップネットワークのための予測ルータの評価", 情報処理学会論文誌コンピューティングシステム, Vol.2, No.3, pp.26-38, Sep 2009.

  21. 枚田 優人, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "パイプラインステージ統合による省電力・可変パイプラインルータに関する研究", 情報処理学会論文誌コンピューティングシステム, Vol.2, No.3, pp.71-82, Sep 2009.

  22. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "ツリー型オンチップネットワークにおける適応的アクティベーション制御", 情報処理学会論文誌コンピューティングシステム, Vol.1, No.2, pp.70-82, Aug 2008.

  23. 鯉渕 道紘, 吉永 努, 村上 弘和, 松谷 宏紀, 天野 英晴, "予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究", 情報処理学会論文誌コンピューティングシステム, Vol.1, No.2, pp.59-69, Aug 2008.

  24. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Network-on-Chip における Fat H-Tree トポロジに関する研究", 情報処理学会論文誌コンピューティングシステム, Vol.48, No.SIG 13 (ACS19), pp.178-191, Aug 2007. (情報処理学会 論文賞)

  25. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "オンチップトーラス網における仮想チャネルフリールーティング", 情報処理学会論文誌コンピューティングシステム, Vol.47, No.SIG 12 (ACS15), pp.12-24, Sep 2006.

  26. 長谷川 揚平, 阿部 昌平, 松谷 宏紀, 安生 健一朗, 粟島 亨, 天野 英晴, "動的再構成可能プロセッサを用いた IPsec 向け暗号処理アクセラレータ の設計と実装", 電子情報通信学会論文誌D, Vol.J89-D, No.4, pp.743-754, Apr 2006.

  27. 松谷 宏紀, 鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴, "非最短経路を用いたチップ内ネットワーク向け経路設定手法", 情報処理学会論文誌コンピューティングシステム, Vol.46 No.SIG 12 (ACS11), pp.73-83, Aug 2005.

  28. 松谷 宏紀, 湧川 隆次, 植原 啓介, 村井 純, "組み込み機器向けMobile IPv6プロファイル", 情報処理学会論文誌, Vol.45, No.10, pp.2314-2323, Oct 2004. [Paper]


国内研究会

  1. 井坪 知也, 塚田 峰登, 松谷 宏紀, "オンライン逐次学習による教師なし異常検知コアの面積性能評価", 電子情報通信学会技術研究報告 CPSY2018-96, Vol.118, No.431, pp.83-88, Jan 2019. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  2. 伊藤 怜, 塚田 峰登, 近藤 正章, 松谷 宏紀, "複数オンライン逐次学習コアによる教師なし異常行動検出の検討", 電子情報通信学会技術研究報告 CPSY2018-95, Vol.118, No.431, pp.77-82, Jan 2019.

  3. 鈴木 滉司, 三塚 皐矢, 岩田 拓真, 松谷 宏紀, "FPGA NICを用いたEffectively-onceセマンティクスのための重複除去機構", 電子情報通信学会技術研究報告 CPSY2018-93, Vol.118, No.431, pp.65-70, Jan 2019.

  4. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "高スループットな相互結合網のためのスケーラブルな複数経路選択手法", 電子情報通信学会技術研究報告 CPSY2018-38 (DesignGaia'18), Vol.118, No.339, pp.11-16, Dec 2018.

  5. 岩田 拓真, 松谷 宏紀, "各種シリアライゼーションプロトコルのFPGA NICによる高性能化と性 能評価", 電子情報通信学会技術研究報告 CPSY2018-31 (SWoPP'18), Vol.118, No.165, pp.223-228, Aug 2018.

  6. 塚田 峰登, 近藤 正章, 松谷 宏紀, "FPGAを用いたオンライン逐次学習による教師無し異常検知のための高 効率化と安定化手法", 電子情報通信学会技術研究報告 CPSY2018-30 (SWoPP'18), Vol.118, No.165, pp.217-222, Aug 2018. (情報処理学会 システム・アーキテクチャ研究会 若手奨励賞)

  7. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ルーティングアルゴリズムによる通信帯域の測定と理解", 電子情報通信学会技術研究報告 CPSY2018-23 (SWoPP'18), Vol.118, No.165, pp.133-138, Jul 2018.

  8. 奥山 果穂, 岩田 拓真, 塚田 峰登, 吉敷 一将, 松谷 宏紀, "複数推論器推論サーバのためのFPGAおよびDPDKによる通信高効率化手法", 電子情報通信学会技術研究報告 CPSY2018-5 (HotSPA'18), Vol.118, No.92, pp.101-106, Jun 2018.

  9. 森島 信, 松谷 宏紀, "GPUを用いたブロックチェーンのキャッシングによる取引の異常検知", 電子情報通信学会技術研究報告 CPSY2018-12 (HotSPA'18), Vol.118, No.92, pp.143-148, Jun 2018.

  10. 岩田 拓真, 三塚 皐矢, 中村 幸平, 徳差 雄太, 松谷 宏紀, "ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化", 電子情報通信学会技術研究報告 CPSY2017-128, Vol.117, No.378, pp.139-144, Jan 2018.

  11. 塚田 峰登, 三塚 皐矢, 中村 幸平, 徳差 雄太, 松谷 宏紀, "FPGA-NICを用いた逐次学習アルゴリズムOS-ELMの高性能化", 電子情報通信学会技術研究報告 CPSY2017-127, Vol.117, No.378, pp.133-138, Jan 2018. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  12. 原 弘明, 森島 信, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "ラック間をまたぐリモートGPUおよびSSD間通信への光無線割り当てに 関する研究", 情報処理学会研究報告 2018-OS-142, No.12, Feb 2018.

  13. 森島 信, 松谷 宏紀, "GPUを用いたブロックチェーン検索の高速化", 電子情報通信学会技術研究報告 CPSY2017-47 (DesignGaia'17), Vol.117, No.278, pp.63-68, Nov 2017.

  14. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ターンモデルベースの不規則網向けルーティング", 電子情報通信学会技術研究報告 CPSY2017-44 (DesignGaia'17), Vol.117, No.278, pp.23-28, Nov 2017.

  15. 竹本 一馬, 松谷 宏紀, "FPGAスイッチを用いたディープラーニングのパラメータ更新の検討", 組込みシステムシンポジウム (ESS'17), pp.13-16, Aug 2017.

  16. 榊原 優真, 三塚 皐矢, 森島 信, 松谷 宏紀, "FPGA NICを用いたブロックチェーン向けデータベースのキャッシング", 電子情報通信学会技術研究報告 CPSY2017-31 (SWoPP'17), Vol.117, No.153, pp.165-170, Jul 2017. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞) (情報処理学会 コンピュータサイエンス領域奨励賞)

  17. 三塚 皐矢, 松谷 宏紀, "FPGA NICによる高効率メッセージキューイングシステム", 電子情報通信学会技術研究報告 CPSY2017-38 (SWoPP'17), Vol.117, No.153, pp.215-220, Jul 2017.

  18. Sophie Peng-Casavecchia, Kohei Nakamura, Kazumasa Kishiki, Hiroki Matsutani, "Performance Evaluations of Network Based Optimisations for Change-Point Detection", 電子情報通信学会技術研究報告 CPSY2017-37 (SWoPP'17), Vol.117, No.153, pp.209-214, Jul 2017.

  19. 工藤 知宏, 高野 了成, 天野 英晴, 鯉渕 道紘, 松谷 宏紀, 塙 敏博, 池上 努, 須崎 有康, 田中 哲, 赤沼 領大, 並木 周, 田浦 健次朗, "データの流れに着目した異種エンジン統合クラウドシステムFlow in Cloud", 電子情報通信学会技術研究報告 CPSY2017-16 (SWoPP'17), Vol.117, No.153, pp.1-5, Jul 2017.

  20. 吉敷 一将, 田村 是慶, 松谷 宏紀, "パラメータサーバのためのFPGAおよびDPDKによる通信高効率化手法", 電子情報通信学会技術研究報告 RECONF2017-19, Vol.117, No.46, pp.99-104, May 2017.

  21. 森島 信, 岡崎 真博, 松谷 宏紀, "VRアプリケーションのためのリモートGPU割り当ての検討", 電子情報通信学会技術研究報告 CPSY2016-118, Vol.116, No.416, pp.85-90, Jan 2017.

  22. 榊原 優真, 中村 幸平, 松谷 宏紀, "FPGA NICを用いたブロックチェーン分散型台帳のキャッシング", 電子情報通信学会技術研究報告 CPSY2016-135, Vol.116, No.416, pp.203-208, Jan 2017.

  23. 三塚 皐矢, 林 愛美, 松谷 宏紀, "10GbE FPGAスイッチによるMapReduce遅延タスクの代理応答", 電子情報通信学会技術研究報告 CPSY2016-136, Vol.116, No.416, pp.209-214, Jan 2017.

  24. 竹本 一馬, 林 愛美, 森島 信, 松谷 宏紀, "GPUの計算結果を集約する10GbE FPGAスイッチの検討", 電子情報通信学会技術研究報告 CPSY2016-113, Vol.116, No.416, pp.43-48, Jan 2017.

  25. 大野 泰弘, 森島 信, 松谷 宏紀, "ローカルおよびリモートGPUを用いたSpark RDD操作の高速化", 情報処理学会研究報告 2017-DBS-164, No.6, Jan 2017.

  26. 森島 信, 松谷 宏紀, "リモートGPUを用いたグラフ処理におけるGPU間同期手法の検討", 電子情報通信学会技術研究報告 CPSY2016-56 (DesignGaia'16), Vol.116, No.336, pp.53-58, Nov 2016.

  27. Yuta Tokusashi, Ryo Nakamura, Hajime Tazaki, Hiroki Matsutani, "mitiKV: An Inline Mitigator for DDoS Flooding Attacks", インターネットコンファレンス2016 (IC'16) 論文集, Oct 2016. (学生奨励論文賞)

  28. 中村 幸平, 林 愛美, 松谷 宏紀, "FPGA NICを用いたSpark Streamingの低遅延オフローディング", 電子情報通信学会技術研究報告 CPSY2016-31 (SWoPP'16), Vol.116, No.177, pp.211-216, Aug 2016.

  29. 原 弘明, 森島 信, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "ラック間をまたぐリモートGPUおよびSSD間通信への光無線割り当ての評価", 電子情報通信学会技術研究報告 CPSY2016-18 (SWoPP'16), Vol.116, No.177, pp.89-94, Aug 2016.

  30. 中野 浩嗣, 高藤 大介, 藤田 聡, 松谷 宏紀, 藤原 一毅, 鯉渕 道紘, "低レイテンシーネットワークのためのランダムグリッドグラフ", 電子情報通信学会技術研究報告 CPSY2016-38 (SWoPP'16), Vol.116, No.177, pp.275-280, Aug 2016.

  31. 小松 広明, 松谷 宏紀, "DRAMとSSDを有するKey-Value Storeアプライアンス向け動的メモリ選 択手法", 電子情報通信学会技術研究報告 RECONF2016-19, Vol.116, No.53, pp.91-96, May 2016.

  32. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "決定的デッドロックフリールーティングのための効率的な仮想チャネ ル割り当て手法", 電子情報通信学会技術研究報告 CPSY2015-148 (ETNET'16), Vol.115, No.518, pp.163-168, Mar 2016.

  33. 天野 英晴, 宇佐美 公良, 黒田 忠広, 近藤 正章, 竹 康宏, 中村 宏, 並木 美太郎, 松谷 宏紀, "誘導結合TCI(Thru-Chip Interface)を用いたビルディングブロック型 システムのSOTBプロセスによる実装", 電子情報通信学会技術研究報告 ICD2015-105, Vol.115, No.477, pp.49-54, Mar 2016.

  34. 大野 泰弘, 森島 信, 松谷 宏紀, "GPUを用いたSparkのリダクション及びトランスフォーメーションの性能評価", 電子情報通信学会技術研究報告 CPSY2015-113, Vol.115, No.399, pp.25-30, Jan 2016.

  35. 田村 是慶, 松谷 宏紀, "インカーネルNOSQLキャッシュにおけるレンジクエリの性能改善", 電子情報通信学会技術研究報告 CPSY2015-117, Vol.115, No.399, pp.73-78, Jan 2016.

  36. 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 中村 維男, "分散ルータによる高性能NoC", 電子情報通信学会技術研究報告 CPSY2015-127, Vol.115, No.399, pp.149-154, Jan 2016. (情報処理学会 山下記念研究賞)

  37. 原 弘明, 尾崎 友哉, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "ラック間をまたぐ計算コンポーネント間通信の光無線を用いた低遅延化", 電子情報通信学会技術研究報告 CPSY2015-129, Vol.115, No.399, pp.161-166, Jan 2016.

  38. 中村 幸平, 林 愛美, 松谷 宏紀, "FPGA NICを用いたストリームデータの低遅延バッチ処理", 電子情報通信学会技術研究報告 RECONF2015-62, Vol.115, No.400, pp.19-24, Jan 2016.

  39. 中原 浩, 藤木 大地, 蓼 誠一, 安戸 僚汰, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 中野 浩嗣, 天野 英晴, "三次元積層チップにおける最大配線長制限下トポロジ最適化", 電子情報通信学会技術研究報告 CPSY2015-104, Vol.115, No.374, pp.111-116, Dec 2015.

  40. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "HPCネットワーク用ランダムトポロジ向けの低遅延な分散ルーティング手法", 電子情報通信学会技術研究報告 CPSY2015-103, Vol.115, No.374, pp.105-110, Dec 2015. (電子情報通信学会 集積回路研究会 優秀若手講演賞)

  41. 松村 剛, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "CSMA/CDバスとD-TDMAバスを併用したワイヤレス3次元バスアーキテクチャ", 電子情報通信学会技術研究報告 CPSY2015-69 (DesignGaia'15), Vol.115, No.342, pp.45-50, Dec 2015.

  42. 野村 明生, 松谷 宏紀, 竹 康宏, 並木 美太郎, 黒田 忠広, 天野 英晴, "ThruChip Interfaceを用いた直線状ネットワークの予備評価", 電子情報通信学会技術研究報告 CPSY2015-68 (DesignGaia'15), Vol.115, No.342, pp.39-44, Dec 2015.

  43. 森島 信, 松谷 宏紀, "リモートGPUクラスタを用いたドキュメント指向型データベースの性能評価", 電子情報通信学会技術研究報告 CPSY2015-61 (DesignGaia'15), Vol.115, No.342, pp.1-6, Dec 2015.

  44. 尾崎 友哉, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "光無線を用いた動的リンク割り当て時のルーティング手法", 電子情報通信学会技術研究報告 CPSY2015-44 (SWoPP'15), Vol.115, No.174, pp.281-286, Aug 2015. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  45. 中原 浩, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "三次元積層チップへの高性能既存トポロジレイアウト法", 電子情報通信学会技術研究報告 CPSY2015-43 (SWoPP'15), Vol.115, No.174, pp.275-280, Aug 2015.

  46. 林 愛美, 松谷 宏紀, "FPGA NIC向けノンパラメトリックオンライン外れ値検出機構", 電子情報通信学会技術研究報告 CPSY2015-42 (SWoPP'15), Vol.115, No.174, pp.269-274, Aug 2015. (情報処理学会 システム・アーキテクチャ研究会 若手奨励賞)

  47. 徳差 雄太, 松谷 宏紀, "NOSQL高速化のためのNIC内およびカーネル内キャッシュ階層", 電子情報通信学会技術研究報告 CPSY2015-34 (SWoPP'15), Vol.115, No.174, pp.185-190, Aug 2015.

  48. 蓼 誠一, 鯉渕 道紘, 松谷 宏紀, 天野 英晴, "再構成可能ネットワークオンチップを用いた耐故障性向上", 電子情報通信学会技術研究報告 CPSY2015-28 (SWoPP'15), Vol.115, No.174, pp.143-148, Aug 2015.

  49. 藤木 大地, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Hybrid Memory Cubeを用いたランダムメモリネットワーク", 電子情報通信学会技術研究報告 CPSY2015-21 (SWoPP'15), Vol.115, No.174, pp.65-70, Aug 2015.

  50. 柏木 直諒, 松谷 宏紀, "NoCとインターネットを接続するIP-NoCトランスレータ", 電子情報通信学会技術研究報告 CPSY2015-6, Vol.115, No.7, pp.31-36, Apr 2015.

  51. 野村 明生, 藤田 悠, 松谷 宏紀, 天野 英晴, "誘導結合チップ間通信を用いた共有バスアーキテクチャ", 電子情報通信学会技術研究報告 CPSY2015-4, Vol.115, No.7, pp.19-24, Apr 2015.

  52. 徳差 雄太, 松谷 宏紀, "FPGA NICを用いたデータ構造サーバ高速化の検討", 電子情報通信学会技術研究報告 CPSY2014-162 (ETNET'15), Vol.114, No.506, pp.1-6, Mar 2015. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  53. 森島 信, 松谷 宏紀, "GPUを用いたドキュメント指向型データベースの高速化", 電子情報通信学会技術研究報告 CPSY2014-122, Vol.114, No.427, pp.1-6, Jan 2015.

  54. 田村 是慶, 林 愛美, 徳差 雄太, 松谷 宏紀, "FPGA NICとインカーネルKey-Valueキャッシュを用いたNOSQLの高速化", 電子情報通信学会技術研究報告 CPSY2014-123, Vol.114, No.427, pp.7-12, Jan 2015.

  55. 林 愛美, 徳差 雄太, 松谷 宏紀, "FPGA NIC向けオンライン外れ値検出機構", 電子情報通信学会技術研究報告 CPSY2014-124, Vol.114, No.427, pp.13-18, Jan 2015.

  56. 本間 夏樹, 松村 剛, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "固定型および適応型ルーティングを切り替え可能なNoC向けTurbo Boost Router", 電子情報通信学会技術研究報告 CPSY2014-125, Vol.114, No.427, pp.19-24, Jan 2015.

  57. 松村 正隆, 近藤 正章, 松谷 宏紀, 和田 康孝, 本多 弘樹, "誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信 手法の検討", 電子情報通信学会技術研究報告 CPSY2014-161, Vol.114, No.427, pp.245-250, Jan 2015.

  58. 中原 浩, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Castle of Chipsのためのスケーラブルな高性能積層法", 電子情報通信学会技術研究報告 CPSY2014-79 (DesignGaia'14), Vol.114, No.330, pp.39-44, Nov 2014. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  59. 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 中村 維男, "トランスペアレントラッチを用いたNoC向け分散ルータアーキテクチャ", 電子情報通信学会技術研究報告 CPSY2014-80 (DesignGaia'14), Vol.114, No.330, pp.45-50, Nov 2014.

  60. 森島 信, 松谷 宏紀, "GPUを用いた分割グラフ型データベースの高速化", 電子情報通信学会技術研究報告 CPSY2014-38 (SWoPP'14), Vol.114, No.155, pp.167-172, Jul 2014. [Paper]

  61. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "光サーキットの補助による低遅延性及びトポロジ内包性・分割性をもつ ネットワーク", 電子情報通信学会技術研究報告 CPSY2014-20 (SWoPP'14), Vol.114, No.155, pp.61-66, Jul 2014.

  62. 蓼 誠一, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "規則・不規則切り替え可能な再構成NoC", 電子情報通信学会技術研究報告 CPSY2014-22 (SWoPP'14), Vol.114, No.155, pp.73-78, Jul 2014.

  63. 八藤 磨生, 宮島 敬明, 松谷 宏紀, 天野 英晴, "データベース前処理用HOG変換のFPGA実装", 電子情報通信学会技術研究報告 RECONF2014-3, Vol.114, No.75, pp.11-16, Jun 2014.

  64. 濱田 耀彦, 松谷 宏紀, "カラム指向型データベース向けハードウェアキャッシュ機構の検討", 電子情報通信学会技術研究報告 CPSY2014-5, Vol.114, No.21, pp.21-26, Apr 2014. [Paper] [Slide] (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  65. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "光サーキットの補助的利用による高いトポロジ内包性を持つHPCインター コネクト", 電子情報通信学会技術研究報告 CPSY2013-111 (ETNET'14), Vol.113, No.497, pp.253-258, Mar 2014.

  66. 蓼 誠一, 加賀美 崇紘, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ランダムNoCのためのコンフィギャラブルスイッチ機構", 電子情報通信学会技術研究報告 RECONF2013-77, Vol.113, No.418, pp.125-130, Jan 2014.

  67. 森島 信, 松谷 宏紀, "マルチコアおよびGPUを用いたグラフ型データベースの性能評価", 電子情報通信学会技術研究報告 CPSY2013-92, Vol.113, No.417, pp.113-118, Jan 2014. [Paper] (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  68. 尾崎 友哉, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "光空間リンクとオンオフ制御による省電力ネットワークの検討", 電子情報通信学会技術研究報告 CPSY2013-85, Vol.113, No.417, pp.73-78, Jan 2014.

  69. 松村 剛, 鯉渕 道紘, 天野 英晴, 松谷 宏紀, "ワイヤレス3次元NoCにおける垂直リンクオンオフアルゴリズム", 電子情報通信学会技術研究報告 CPSY2013-84, Vol.113, No.417, pp.67-72, Jan 2014.

  70. 加賀美 崇紘, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "チップ間ワイヤレス通信にCSMA/CDバスを用いた3-D NoCアーキテクチャ", 電子情報通信学会技術研究報告 CPSY2013-72 (DesignGaia'13), Vol.113, No.324, pp.77-82, Nov 2013.

  71. 溝谷 圭悟, 上田 陸平, 高須 雅義, 千代 浩之, 松谷 宏紀, 山崎 信行, "インプリサイス計算モデルにおけるTemperature-Aware DVFS", 組込みシステムシンポジウム (ESS'13), pp.17-26, Oct 2013.

  72. 天野 英晴, 小泉 佑介, 三浦 典之, 竹 康宏, 松谷 宏紀, 黒田 忠広, 坂本 龍一, 並木 美太郎, 宇佐美 公良, 近藤 正章, 中村 宏, "ワイヤレス三次元積層マルチコアプロセッサCube-1の実機評価", 電子情報通信学会技術研究報告 CPSY2013-33, Vol.113, No.234, pp.13-18, Oct 2013.

  73. 加賀美 崇紘, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ワイヤレス垂直バスを用いた3次元NoC向けルーティング手法の拡張", 電子情報通信学会技術研究報告 CPSY2013-18 (SWoPP'13), Vol.113, No.169, pp.49-54, Aug 2013. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  74. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "複数ホストリンクを用いたNoC向け低遅延トポロジ", 電子情報通信学会技術研究報告 CPSY2013-9, Vol.113, No.21, pp.49-54, Apr 2013. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  75. 松谷 宏紀, "サービス指向ルータ向け問合せ処理用ハードウェアの検討 ", 情報処理学会研究報告 2013-EMB-28 (ETNET'13), No.29, Mar 2013. [Paper] [Slide]

  76. 溝谷 圭悟, 上田 陸平, 高須 雅義, 千代 浩之, 松谷 宏紀, 山崎 信行, "インプリサイス計算モデルにおける温度を考慮したDVFS制御", 電子情報通信学会技術研究報告 CPSY2012-88 (ETNET'13), Vol.112, No.481, pp.217-222, Mar 2013.

  77. 高橋 昌裕, 久村 雄輔, 吉住 修, 水頭 一壽, 松谷 宏紀, 山崎 信行, "Responsive Linkにおける伝送路符号化方式の動的切替手法", 電子情報通信学会技術研究報告 CPSY2012-91 (ETNET'13), Vol.112, No.481, pp.235-240, Mar 2013.

  78. 石田 匠, 山崎 大輝, 谷口 将一, 水頭 一壽, 松谷 宏紀, 山崎 信行, "優先度逆転を考慮した優先度付きオンチップネットワークの設計と実 装", 電子情報通信学会技術研究報告 CPSY2012-73, Vol.112, No.376, pp.99-104, Jan 2013.

  79. 久村 雄輔, 吉住 修, 水頭 一壽, 松谷 宏紀, 山崎 信行, "分散リアルタイムシステムにおける消費電力量を抑えるパケット転送 手法", 電子情報通信学会技術研究報告 CPSY2012-75, Vol.112, No.376, pp.111-116, Jan 2013.

  80. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "ホストから複数リンクを用いた低遅延ネットワークトポロジ", 電子情報通信学会技術研究報告 CPSY2012-77, Vol.112, No.376, pp.123-128, Jan 2013.

  81. 鯉渕 道紘, 藤原 一毅, 長谷川 洋平, 橋本 陽一, 松谷 宏紀, 天野 英晴, "光空間リンクを用いた省配線・可変トポロジであるHPC相互結合網", 情報処理学会研究報告 2012-ARC-202 (HOKKE'12), No.14, Dec 2012. (情報処理学会 計算機アーキテクチャ研究会 若手奨励賞) [Slide]

  82. 加賀美 崇紘, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "3次元NoCにおけるバスとネットワークを併用したルーティング手法", 電子情報通信学会技術研究報告 CPSY2012-50 (DesignGaia'12), Vol.112, No.322, pp.15-20, Nov 2012.

  83. 高須 雅義, 上田 陸平, 藤井 啓, 千代 浩之, 松谷 宏紀, 山崎 信行, "組込みプロセッサにおける省電力機構の実機評価", 組込みシステムシンポジウム (ESS'12), pp.79-86, Oct 2012.

  84. 西 宏章, 松谷 宏紀, 久保 亮吾, 石田 慎一, 下條 敏男, 岩崎 慶介, 川島 英之, 藤原 一毅, 鯉渕 道紘, 田所 将志, "サービス指向ルータ・インフラストラクチャ", 電子情報通信学会技術研究報告 IN2012-76, Vol.112, No.230, pp.13-17, Oct 2012.

  85. 川瀬 大樹, 水頭 一壽, 松谷 宏紀, 山崎 信行, "ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の実装と評価", DAシンポジウム2012 (DAS'12), pp.79-84, Aug 2012.

  86. 中村 武雄, 松谷 宏紀, 鯉渕 道絋, 宇佐美 公良, 天野 英晴, "多電源可変パイプラインルータを用いた細粒度な電源制御", 情報処理学会研究報告 2012-ARC-200, No.15, Apr 2012.

  87. 佐々木 大輔, 松谷 宏紀, 鯉渕 道絋, 天野 英晴, "3次元NoCの混在トポロジにおけるルーティング手法の提案", 電子情報通信学会技術研究報告 CPSY2011-2, Vol.112, No.2, pp.7-12, Apr 2012.

  88. 吉住 修, 松谷 宏紀, 山崎 信行, "Responsive Linkを用いた分散リアルタイムシステムにおけるルーティ ング手法", 情報処理学会研究報告 2012-EMB-24 (ETNET'12), No.24, Mar 2012.

  89. 川瀬 大樹, 水頭 一壽, 松谷 宏紀, 山崎 信行, "ヘテロジニアスなマルチコアプロセッサ向け分散TLB機構の設計と実装", 電子情報通信学会技術研究報告 CPSY2011-84 (ETNET'12), Vol.111, No.461, pp.85-90, Mar 2012.

  90. 川口 雄輝, 水頭 一壽, 松谷 宏紀, 山崎 信行, "ヘテロジニアスなマルチコアプロセッサ向けI/O制御機構の設計と実装", 電子情報通信学会技術研究報告 CPSY2011-85 (ETNET'12), Vol.111, No.461, pp.91-96, Mar 2012.

  91. 伊藤 康人, 千代 浩之, 松谷 宏紀, 山崎 信行, "マルチスレッドプロセッサ向け組込みJava VMの実装", 電子情報通信学会技術研究報告 CPSY2011-89 (ETNET'12), Vol.111, No.461, pp.181-186, Mar 2012.

  92. 上田 陸平, 藤井 啓, 千代 浩之, 松谷 宏紀, 山崎 信行, "ITRON仕様OSのマルチスレッドプロセッサ拡張", 電子情報通信学会技術研究報告 CPSY2011-61, Vol.111, No.398, pp.43-48, Jan 2012.

  93. 中村 武雄, 松谷 宏紀, 鯉渕 道絋, 宇佐美 公良, 天野 英晴, "多電源可変パイプラインルータにおける電源ドメインサイズの解析", 電子情報通信学会技術研究報告 CPSY2011-62, Vol.111, No.398, pp.49-54, Jan 2012.

  94. 山崎 大輝, 松谷 宏紀, 山崎 信行, "トラフィック解析によるオンチップルータのバンド幅制御", 電子情報通信学会技術研究報告 CPSY2011-64, Vol.111, No.398, pp.61-66, Jan 2012.

  95. 水頭 一壽, 吉住 修, 松谷 宏紀, 山崎 信行, "Responsive Linkをベースにした高信頼なリアルタイム通信機構の設計と評価", 情報処理学会研究報告 2011-ARC-197 (HOKKE'11), No.8, Nov 2011.

  96. 笹川 雄二郎, 松谷 宏紀, 山崎 信行, "優先度逆転問題を軽減する優先度付きオンチップネットワークルータ", 電子情報通信学会技術研究報告 CPSY2011-50 (DesignGaia'11), Vol.111, No.328, pp.41-46, Nov 2011. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)

  97. 佐々木 瑛一, 佐々木 大輔, 松谷 宏紀, 天野 英晴, 竹 康宏, 黒田 忠広, 坂本 龍一, 並木 美太郎, "チップ間ワイヤレス接続を利用した三次元積層アーキテクチャの研究", 電子情報通信学会技術研究報告 CPSY2011-10, Vol.111, No.163 (SWoPP'11), pp.7-12, Jul 2011.

  98. Yuan He, Hiroki Matsutani, Hiroshi Sasaki, Hiroshi Nakamura, "Data Compression on 3D Network-on-Chips for CMP", 第9回先進的計算基盤システムシンポジウム(SACSIS'11)論文集, pp.391-398, May 2011.

  99. 佐々木 大輔, 松谷 宏紀, 竹 康宏, 小野 友己, 西山 幸徳, 黒田 忠広, 天野 英晴, "誘導結合による三次元積層チップのためのパケット転送ネットワーク", 第9回先進的計算基盤システムシンポジウム(SACSIS'11)論文集, pp.399-406, May 2011.

  100. 佐々木 大輔, 松谷 宏紀, 竹 康宏, 小野 友己, 西山 幸徳, 黒田 忠広, 天野 英晴, "誘導結合による3次元積層チップおよび転送技術の提案", 情報処理学会研究報告 2011-ARC-193, No.2, Jan 2011.

  101. 王 帥, 松谷 宏紀, 鯉渕 道紘, 宇佐美 公良, 天野英晴, "エラー検出・再送機能を備えた低消費電力オンチップルータの設計", 情報処理学会研究報告 2011-ARC-193, No.18, Jan 2011.

  102. 松谷 宏紀, 枚田 優人, 鯉渕 道紘, 宇佐美 公良, 中村 宏, 天野 英晴, "NoCのための多電源可変パイプラインルータ", 情報処理学会研究報告 2010-ARC-191, No.4, Oct 2010. [Paper] [Slide]

  103. 佐々木 大輔, 松谷 宏紀, 竹 康宏, 小野 友己, 西山 幸徳, 黒田 忠広, 天野 英晴, "三次元ワイヤレス接続用ルータおよびバス構 造の提案", 電子情報通信学会技術研究報告 RIS, Oct 2010.

  104. 松谷 宏紀, 鯉渕 道紘, 黒田 忠広, 天野 英晴, "ワイヤレス3-D NoCのための通信プロトコルの検討", 情報処理学会研究報告 2010-ARC-190 (SWoPP'10), No.17, Aug 2010. [Paper] [Slide]

  105. 松谷 宏紀, 鯉渕 道紘, 池淵 大輔, 宇佐美 公良, 中村 宏, 天野 英晴, "CMPにおけるオンチップルータの細粒度パワーゲーティングの評価", 第8回先進的計算基盤システムシンポジウム(SACSIS'10)論文集, pp.11-20, May 2010. [Paper] [Slide]

  106. 小島 悠, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化", 第8回先進的計算基盤システムシンポジウム(SACSIS'10)論文集, pp.3-10, May 2010. (優秀若手研究賞)

  107. 西川 由理, 鯉渕 道紘, 松谷 宏紀, 天野 英晴, "1-flitパケット構造を利用した非最短完全適応ルーティング", 電子情報通信学会技術研究報告 CPSY2009-60, Vol.109, No.394, pp.53-58, Jan 2010.

  108. 松谷 宏紀, 鯉渕 道紘, 黒田 忠広, 天野 英晴, "誘導結合を用いたフィールドスタッカブルCMPのための3-D NoCアーキテク チャの検討", 情報処理学会研究報告 2009-ARC-186 (HOKKE'09), No.11, Dec 2009. [Paper] [Slide]

  109. 矢部 裕也, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 渡辺 崇文, 中尾 昌広, 廣安 知之, "マルチパスイーサネットにおける On/Off リンクアクティベーション 法の評価", 電子情報通信学会技術研究報告 CPSY2009-39, Vol.109, No.296, pp.25-30, Nov 2009.

  110. 松谷 宏紀, 鯉渕 道紘, 中村 宏, 天野 英晴, "CMP におけるオンチップルータのランタイムパワーゲーティングの評価", 情報処理学会研究報告 2009-ARC-185, No.2, Oct 2009. [Paper] [Slide]

  111. 小島 悠, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Network-on-Chip におけるエラー検出・訂正方式に関する研究", 電子情報通信学会技術研究報告 CPSY2009-24, Vol.109, No.168 (SWoPP'09), pp.85-90, Aug 2009.

  112. Jose Miguel Montanana, Michihiro Koibuchi, Takafumi Watanabe, Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, "An On/Off Link Regulation for Low-Power InfiniBand", 情報処理学会研究報告 2009-ARC-184 (SWoPP'09), No.22, Aug 2009.

  113. 館下 智明, 秋岡 明香, 吉永 努, 松谷 宏紀, 鯉渕 道紘, "予測ルータによる低遅延 Fat Tree ネットワーク", 情報処理学会研究報告 2009-ARC-184 (SWoPP'09), No.31, Aug 2009.

  114. Cisse Ahmadou Dit ADI, Sayaka Akioka, Tsutomu Yoshinaga, Hiroki Matsutani, Michihiro Koibuchi, "Prediction Switching for Photonic Network-on-Chip", 情報処理学会研究報告 2009-ARC-184 (SWoPP'09), No.32, Aug 2009.

  115. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, "低遅延オンチップネットワークのための予測ルータの評価", 第7回先進的計算基盤システムシンポジウム(SACSIS'09)論文集, pp.209-218, May 2009. [Paper] [Slide]

  116. 枚田 優人, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "パイプラインステージ統合による省電力・可変パイプラインルータに関する研究", 第7回先進的計算基盤システムシンポジウム(SACSIS'09)論文集, pp.19-26, May 2009.

  117. Sen In, Hiroki Matsutani, Daihan Wang, Michihiro Koibuchi, Hideharu Amano, "Performance and Cost Evaluations of On-Chip Network Topologies in FPGAs", IEICE Technical Reports RECONF2009-3, Vol.109, No.26, pp.13-18, May 2009.

  118. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "メニーコアにおけるタスクの移動を支援する On-Chip Micro Mobility プロトコルの設計", 情報処理学会研究報告 2009-ARC-183, No.2, Apr 2009. [Paper] [Slide]

  119. 鯉渕 道紘, 大塚 智宏, 松谷 宏紀, 天野 英晴, "マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法", 情報処理学会研究報告 2009-ARC-182, pp.121-126, Feb 2009. [Paper] [Slide]

  120. Vu Manh Tuan, Hiroki Matsutani, Naohiro Katsura, Hideharu Amano, "Evaluation of a Multicore Reconfigurable Architecture", IEICE Technical Reports RECONF2008-56, Vol.108, No.414, pp.7-12, Jan 2009.

  121. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, "低遅延オンチップネットワークのための予測ルータの評価", 情報処理学会研究報告 2009-ARC-181, pp.1-6, Jan 2009. (電子情報通信学会 集積回路研究会 優秀若手講演賞) [Paper] [Slide]

  122. 天野 英晴, 金 均東, 松谷 宏紀, Vasutan Tunbungheng, 安田 好宏, 近藤 正章, 中村 宏, 宇佐美 公良, "低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイ SMAの予備評価", 電子情報通信学会技術研究報告 RECONF2008-40 (DesignGaia'08), Vol.108, No.300, pp.9-14, Nov 2008.

  123. 松谷 宏紀, 鯉渕 道紘, 中村 宏, 天野 英晴, "Rearrangeable NoC: 配線遅延を考慮した分散ルータアーキテクチャ", 情報処理学会研究報告 2008-ARC-180, pp.57-62, Oct 2008. [Paper] [Slide]

  124. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "チャネルの動的 On/Off 制御のための先読みルータアーキテクチャ", 情報処理学会研究報告 2008-ARC-179 (SWoPP'08), pp.133-138, Aug 2008. [Paper] [Slide]

  125. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "ツリー型オンチップネットワークにおける適応的アクティベーション制御", 第6回先進的計算基盤システムシンポジウム(SACSIS'08)論文集, pp.375-384, Jun 2008. [Paper] [Slide]

  126. 鯉渕 道紘, 吉永 努, 村上 弘和, 松谷 宏紀, 天野 英晴, "予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究", 第6回先進的計算基盤システムシンポジウム(SACSIS'08)論文集, pp.393-401, Jun 2008. [Paper] [Slide]

  127. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs", IEICE Technical Reports RECONF2008-7, Vol.108, No.48, pp.37-42, May 2008.

  128. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, "予測機構を持った低遅延オンチップルータアーキテクチャ", 情報処理学会研究報告 2008-ARC-178, pp.99-104, May 2008. [Paper] [Slide]

  129. 鯉渕 道紘, 松谷 宏紀, 天野 英晴, Timothy M. Pinkston, "チップ内ネットワーク向け軽量な耐故障機構", 電子情報通信学会技術研究報告 CPSY2007-42, Vol.107, No.398, pp.9-14, Dec 2007.

  130. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング", 情報処理学会研究報告 2007-ARC-175 (DesignGaia'07), pp.21-26, Nov 2007. [Paper] [Slide]

  131. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング", 第11回システム LSI ワークショップ資料集, Poster session, pp.231-233, Nov 2007. [Poster]

  132. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "Look-Ahead ルーティングを用いたオンチップルータの 動的パワーシャットダウン", 情報処理学会研究報告 2007-ARC-174 (SWoPP'07), pp.127-132, Aug 2007. [Paper] [Slide]

  133. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Temporal Correlation Based Port Combination Methodology for Application-Specific Networks-on-chip on FPGAs", 情報処理学会研究報告 2007-ARC-174 (SWoPP'07), pp.133-138, Aug 2007.

  134. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "クロスバ接続による3次元 Network-on-Chip 向け多層型トポロジ", 情報処理学会研究報告 2007-ARC-173, pp.109-114, Jun 2007. [Paper] [Slide]

  135. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Network-on-Chip における Fat H-Tree トポロジに関する研究", 第5回先進的計算基盤システムシンポジウム(SACSIS'07)論文集, pp.201-209, May 2007. (IEEE Computer Society Japan Chapter Award) [Paper] [Slide]

  136. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "3次元 IC 向け Fat Tree ベース Network-on-Chips", 情報処理学会研究報告 2007-ARC-171, pp.75-80, Jan 2007. (情報処理学会 山下記念研究賞) [Paper]

  137. 堤 聡, Vasutan Tunbunheng, 長谷川 揚平, 松谷 宏紀, Adepu Parimala, 中村 拓郎, 西村 隆, 加東 勝, 斉藤 正太郎, 佐野 徹, 関 直臣, 平井 啓一郎, 毛 凱毅, 天野 英晴, "マルチキャストコンフィギュレーションのスケジューリングアルゴリズム", 電子情報通信学会技術研究報告 RECONF2006-73, Vol.106, No.458, pp.49-54, Jan 2007.

  138. 中村 拓郎, 長谷川 揚平, 堤 聡, 松谷 宏紀, Vasutan Tunbunheng, Adepu Parimala, 西村 隆, 加東 勝, 斎藤 正太郎, 佐野 徹, 関 直臣, 平井 啓一郎, 毛 凱毅, 天野 英晴, "動的リコンフィギャラブルプロセッサ MuCCRA の実装", 電子情報通信学会技術研究報告 RECONF2006-72, Vol.106, No.458, pp.43-48, Jan 2007.

  139. 天野 英晴, 長谷川 揚平, 堤 聡, 中村 拓郎, 西村 隆, Vasutan Tunbunheng, Adepu Parimala, 加東 勝, 佐野 徹, 斎藤 正太郎, 松谷 宏紀, "動的リコンフィギャラブルプロセッサプロトタイプ MuCCRA-1", 第29回パルテノン研究会論文集, Dec 2006.

  140. 桂 直弘, 長谷川 揚平, ヴ マン トウアン, 松谷 宏紀, 天野 英晴, "ストリームアプリケーションを用いたマルチコアDRPの性能評価", 電子情報通信学会技術研究報告 RECONF2006-52, Vol.106, No.394, pp.37-42, Nov 2006.

  141. Daihan Wang, Hiroki Matsutani, Masato Yoshimi, Michihiro Koibuchi, Hideharu Amano, "A Parametric Study of Packet-Switched FPGA Overlay Networks", 電子情報通信学会技術研究報告 RECONF2006-32, Vol.106, No.247, pp.31-36, Sep 2006.

  142. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "チップ内ネットワークにおける Fat H-Tree トポロジの性能評価", 情報処理学会研究報告 2006-ARC-169 (SWoPP'06), pp.109-114, Aug 2006. [Paper] [Slide]

  143. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "オンチップトーラス網における仮想チャネルフリーなマッピング手法", 情報処理学会研究報告 2006-ARC-168, pp.101-106, Jun 2006. [Paper] [Slide]

  144. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "オンチップトーラス網における仮想チャネルフリールーティング", 第4回先進的計算基盤システムシンポジウム(SACSIS'06)論文集, pp.377-384, May 2006. [Paper] [Slide]

  145. 長谷川 揚平, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "チップ内ネットワークを用いたマルチタスク向けリコンフィギャラブル アーキテクチャの検討", 電子情報通信学会技術研究報告 RECONF2006-5, Vol.106, No.49, pp.25-31, May 2006.

  146. 松谷 宏紀, 鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴, "非最短経路を用いたチップ内ネットワーク向け経路設定手法", 第3回先進的計算基盤システムシンポジウム(SACSIS'05)論文集, pp.177-184, May 2005. [Paper]

  147. 松谷 宏紀, 鯉渕 道紘, 山田 裕, 天野 英晴, "チップ内ネットワークにおけるリンク故障時の経路設定方法", 電子情報通信学会技術研究報告 FIIS-05-156, Mar 2005.

  148. 長谷川 揚平, 阿部 昌平, 松谷 宏紀, 安生 健一朗, 粟島 亨, 天野 英晴, "動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジン の実装", 電子情報通信学会技術研究報告 CPSY2004-92, Vol.104, No.737, pp.13-18, Mar 2005.

  149. 松谷 宏紀, 鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴, "非最短経路を用いたチップ内ネットワーク向け経路設定手法", 情報処理学会研究報告 2005-ARC-162 (HOKKE'05), pp.169-174, Mar 2005. [Paper]

  150. 山田 裕, 鯉渕 道紘, 安生 健一朗, 松谷 宏紀, 上樂 明也, 天野 英晴, "チップ内ネットワークにおけるトポロジに対する考察", 情報処理学会研究報告 2004-ARC-160 (DesignGaia'04), pp.35-40, Dec 2004.

  151. 松谷 宏紀, 湧川 隆次, 植原 啓介, 村井 純, "組み込み機器向けMobile IPv6プロファイルの設計", マルチメディア,分散,協調とモバイル(DICOMO'03)シンポジウム論文集, pp.101-104, Jun 2003. (優秀論文賞) [Paper]

  152. Ryuji Wakikawa, Masafumi Watari, Hiroki Matsutani, Koshiro Mitsuya, Thierry Ernst, Keisuke Uehara, Jun Murai, "Demonstration System supporting Host and Network Mobility", マルチメディア,分散,協調とモバイル(DICOMO'03)シンポジウム論文集, pp.617-620, Jun 2003. [Paper]

  153. 松谷 宏紀, 湧川 隆次, 村井 純, "インターネット自動車のためのセンサーノードの設計と実装", インターネットコンファレンス2002 (IC'02) 論文集, Work-in-Progress, p.121, Oct 2002. (デモンストレーション賞) [Paper]


招待講演・チュートリアル講演

  1. 松谷 宏紀, "オンライン逐次学習による教師無し異常検知とその応用", 情報処理学会研究報告 2018-ARC-233, 招待講演, Dec 2018.

  2. Hiroki Matsutani, "An Environmentally Adaptive Anomaly Detection Method for Edge Devices", The 6th International Symposium on Computing and Networking (CANDAR'18) Workshop, Invited Talk, Nov 2018.

  3. 松谷 宏紀, "エッジ学習による環境適応型異常検知と実社会への応用", Design Solution Forum 2018, Sep 2018.

  4. Hiroki Matsutani, "Accelerating Anomaly Detection Algorithms on FPGA-Based High-Speed NICs", The 18th International Forum on MPSoC for Software-defined Hardware (MPSoC'18), Invited Talk, Aug 2018. [Slide]

  5. Hiroki Matsutani, "A Building Block 3D System with Inductive-Coupling Through Chip Interfaces", The 36th IEEE VLSI Test Symposium (VTS'18), Special Session, Apr 2018. [Slide]

  6. Hiroki Matsutani, "Accelerator Design for Big Data Processing Frameworks", The 17th International Forum on MPSoC for Software-defined Hardware (MPSoC'17), Invited Talk, Jul 2017. [Slide]

  7. 松谷 宏紀, "大量データを素早く処理: 最重要な難題を両立す るビッグデータAI処理基盤", JST研究開発戦略センター, ミニセミナー講演, Jun 2017.

  8. 松谷 宏紀, "ビックデータ利活用のための計算基盤", 電子情報通信学会技術研究報告 ICD2016-56, Vol.116, No.364, pp.29-32, 招待講演, Dec 2016. [Paper] [Slide]

  9. 鯉渕 道紘, 松谷 宏紀, 藤原 一毅, "大規模コンピュータ・ネッ トワークの建築学", 国立情報学研究所 H28年度第2回 産官学連携塾, Oct 2016. [My Slide]

  10. Hiroki Matsutani, "Accelerator Design for Various NOSQL Databases", The 16th International Forum on MPSoC for Software-defined Hardware (MPSoC'16), Invited Talk, Jul 2016. [Slide]

  11. Hiroki Matsutani, "Inductive-Coupling 3D Wireless NoC Designs", The 29th International Conference on VLSI Design (VLSID'16), Special Session (Video Presentation), Jan 2016.

  12. 松谷 宏紀, "多様な構造型ストレージ技術を統合可能な再構成 可能データベース技術", 情報処理学会第77回全国大会, CREST・さきがけ「ビッグデータ」2領域 成果報告会, Mar 2015. [Niconico Video]

  13. Hiroki Matsutani, "Accelerator Design for Various NOSQL Databases", Big Data French-Japanese Workshop, The Embassy of France in Japan, Invited Talk, Nov 2014.

  14. 松谷 宏紀, "ビッグデータ向け計算機アーキテクチャの研究動向と研究事例", インターネットコンファレンス2014 (IC'14), 招待講演, Nov 2014.

  15. 松谷 宏紀, "Open Cell Libraryを用いたデジタルVLSI設計", 電子情報通信学会2014年ソサイエティ大会, チュートリアル, Sep 2014. [Paper]

  16. Hiroki Matsutani, "3D WiNoC Architectures", The 8th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'14), Special Session, Sep 2014. [Slide]

  17. 松谷 宏紀, "ポリグロット永続化のためのNoSQLアクセラレータ", 情報処理学会研究報告 2014-DBS-159, 招待講演, Aug 2014.

  18. 松谷 宏紀, 川島 英之, "ビッグデータ研究最前線:最新研究事例の紹介から楽しい研究の始め方まで", 並列/分散/協調処理に関するサマーワークショップ (SWoPP'14), Birds-of-a-Feather, Jul 2014.

  19. 松谷 宏紀, "多様な構造型ストレージ(NOSQL)のためのアクセラレータ設計", 日本電気株式会社, 招待講演, Jul 2014.

  20. Hiroki Matsutani, "3D WiNoC Architectures", The 17th Design, Automation, and Test in Europe Conference (DATE'14), Tutorial, Mar 2014. [Slide]

  21. 松谷 宏紀, "ハードウェアによる様々な構造型ストレージの高速化", 情報処理学会第76回全国大会, パネル討論, Mar 2014. [Slide]

  22. Hiroki Matsutani, "Research Challenges on 2-D and 3-D Network-on-Chips", The 1st International Symposium on Computing and Networking (CANDAR'13), Tutorial, Dec 2013.

  23. 松谷 宏紀, "組込みシステム向けデータベース技術のハードウェア化に関する検討", 情報処理学会研究報告 2013-EMB-30, 招待講演, Sep 2013.

  24. Hiroki Matsutani, "A Wireless 3-D Network-on-Chip Architecture using Inductive-Coupling for Chip-Multiprocessors", Carnegie Mellon University, CSSI Seminar, Mar 2011.

  25. 松谷 宏紀, "Network-on-Chipの要素技術と最近の研究動向", 富士通株式会社, 招待講演, May 2010.

  26. 松谷 宏紀, "IEEE Computer Society Japan Chapter Young Author Award 2009 受賞記念講演", IEEE Computer Society Japan Chapter, Dec 2009.

  27. 井上 弘士, 木村 啓二, 松谷 宏紀, "メニーコア・プロセッサとそれを支える要素技術", 組込みシステムシンポジウム (ESS'09), チュートリアル, Oct 2009. [Slide]

  28. 松谷 宏紀, "Network-on-Chipアーキテクチャ最前線: 研究の始め方から最新動向まで", 福岡システムLSI総合開発センター, 招待講演, Aug 2008. [Slide]


Book Chapter

  1. Hiroki Matsutani, Michihiro Koibuchi, Tadahiro Kuroda, Hideharu Amano, "Chapter 10: 3-D NoC on Inductive Wireless Interconnect", Book of "3D Integration for NoC-based SoC Architectures" edited by Abbas Sheibanyrad, Frederic Petrot, Axel Janstch, pp.225-248, Springer, Dec 2010.

  2. Hiroki Matsutani, Michihiro Koibuchi, Hiroshi Nakamura, Hideharu Amano, "Chapter 2: Run-Time Power-Gating Techniques for Low-Power On-Chip Networks", Book of "Low Power Networks-on-Chip" edited by Cristina Silvano, Marcello Lajolo, Gianluca Palermo, pp.21-44, Springer, Oct 2010.

  3. Michihiro Koibuchi, Hiroki Matsutani, "Chapter 3: Networks-on-Chip Protocols", Book of "Networks-on-Chips: Theory and Practice" edited by Fayez Gebali, Haytham Elmiligi, Mohamed Watheq El-Kharashi, pp.65-94, CRC Press, Mar 2009.


受賞

  1. "情報処理学会 マイクロソフト情報学研究賞" (2018).

  2. "ACM Recognition of Service Award" (2018).

  3. "電子情報通信学会 情報・システムソサイエティ 査読功労賞" (2017).

  4. "Best Paper Award", The 4th International Symposium on Computing and Networking (CANDAR'16).

  5. "情報処理学会 特選論文" (2016).

  6. "Best Paper Award", The 6th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART'15).

  7. "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2014).

  8. "情報処理学会 計算機アーキテクチャ研究会 若手奨励賞" (2013).

  9. "Best Paper Award", The 18th Asia and South Pacific Design Automation Conference (ASP-DAC'13).

  10. "Best Paper Award", The 2nd International Conference on Networking and Computing (ICNC'11).

  11. "船井情報科学振興財団 船井研究奨励賞" (2010).

  12. "IEEE Computer Society Japan Chapter Young Author Award" (2009).

  13. "電子情報通信学会 集積回路研究会 優秀若手講演賞" (2009).

  14. "情報処理学会 論文賞" (2008).

  15. "情報処理学会 山下記念研究賞" (2007).

  16. "IEEE Computer Society Japan Chapter Award", 先進的計算基盤システムシンポジウム (SACSIS'07).

  17. "Young Student Award", Student Forum at the 12th Asia and South Pacific Design Automation Conference (ASP-DAC'07).

  18. "優秀論文賞", マルチメディア,分散,協調とモバイルシンポジウム (DICOMO'03).

  19. "デモンストレーション賞", インターネットコンファレンス (IC'02).

ノミネート

  1. "Best Paper Candidate", The 12th IEEE/ACM International Symposium on Networks-on-Chip (NOCS'18).

  2. "Best Paper Candidate", The 17th Asia and South Pacific Design Automation Conference (ASP-DAC'12).

共著者の受賞

  1. 井坪 知也, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2019).

  2. Ryuta Kawano, "Outstanding Paper Award", The 6th International Symposium on Computing and Networking (CANDAR'18).

  3. 榊原 優真, "情報処理学会 コンピュータサイエンス領域奨励賞" (2018).

  4. 塚田 峰登, "情報処理学会 システム・アーキテクチャ研究会 若手奨励賞" (2018).

  5. 榊原 優真, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2018).

  6. 塚田 峰登, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2018).

  7. Yao Hu, "Best Oral Presentation", The 1st International Conference on Cloud and Big Data Computing (ICCBDC'17).

  8. 林 愛美, "慶應義塾大学理工学研究科 藤原賞" (2017).

  9. 安戸 僚汰, "電気通信普及財団 テレコムシステム技術学生賞" (2017).

  10. 徳差 雄太, "学生奨励論文賞", インターネットコンファレンス (IC'16).

  11. 安戸 僚汰, "情報処理学会 山下記念研究賞" (2016).

  12. 尾崎 友哉, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2016).

  13. 河野 隆太, "電子情報通信学会 集積回路研究会 優秀若手講演賞" (2016).

  14. 林 愛美, "情報処理学会 システム・アーキテクチャ研究会 若手奨励賞" (2015).

  15. 徳差 雄太, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2015).

  16. 中原 浩, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2015).

  17. 森島 信, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2014).

  18. 加賀美 崇紘, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2014).

  19. Seiichi Tade, "Featured Poster Award", The 17th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVII).

  20. 河野 隆太, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2013).

  21. Yusuke Koizumi, "Best Poster Award", The 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI).

  22. 川瀬 大樹, "情報処理学会 システムLSI設計技術研究会 優秀発表学生賞" (2012).

  23. 川口 雄輝, "情報処理学会 システムLSI設計技術研究会 優秀発表学生賞" (2012).

  24. 笹川 雄二郎, "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2012).

  25. 小島 悠, "優秀若手研究賞", 先進的計算基盤システムシンポジウム (SACSIS'10).


学会活動

Journals

  1. IEICE Transactions on Information and Systems, Editorial committee (May 2012 - May 2016).

  2. 情報処理学会論文誌 (JIP), 編集委員 (May 2012 - May 2016).

  3. IEICE Electronics Express (ELEX), Editorial committee (May 2012 - May 2015).

  4. 情報処理学会論文誌, 組込みシステム工学特集, ゲスト副編集委員長 (Aug 2014, Feb 2015), ゲスト編集委員 (Dec 2012, Jul 2013, Feb 2014, Aug 2015, Feb 2016, Aug 2016, Feb 2017, Aug 2017, Feb 2018, Aug 2018, Feb 2019, Aug 2019).

  5. IEICE Transactions on Information and Systems, Special Section on Reconfigurable Systems, Guest editor (Feb 2018).

  6. IEICE Transactions on Information and Systems, Special Section on Parallel and Distributed Computing and Networking, Guest editor (Dec 2014), Guest editorial committee (Dec 2015, Dec 2016, Dec 2017).

  7. 情報処理学会論文誌, 学生・若手研究者論文特集, ゲスト編集委員 (Mar 2015).

  8. IPSJ Transactions on System LSI Design Methodology (T-SLDM), Special Issue on ASP-DAC 2013, Guest editorial committee (Aug 2013).

  9. IEICE Transactions on Electronics, Special Section on Hardware and Software Technologies on Advanced Microprocessors, Guest editorial committee (Oct 2009).

Conferences

  1. International Symposium on Networks-on-Chip (NOCS), Organizing committee (Technical program chair 2016, General chair 2017), Program committee (2015, 2016, 2017, 2018, 2019).

  2. International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), Program committee (2014, 2015, 2016, 2017, 2018, 2019).

  3. IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips), Organizing committee (Secretary 2018, 2019).

  4. The Cross-Disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG), プログラム委員 (2017, 2018, 2019).

  5. International Symposium on Microarchitecture (MICRO), ACM Student Research Competition (SRC) Selection committee (2018).

  6. International Symposium on Low Power Electronics and Design (ISLPED), Organizing committee (Design contest chair 2015), Technical program committee (2014, 2015, 2016, 2017, 2018).

  7. Design Automation Conference (DAC), Technical program committee (2017, 2018).

  8. International Conference on High Performance Computing in Asia-Pacific Region (HPC-Asia'18), Program committee (2018).

  9. 組込みシステムシンポジウム (ESS), 組織委員 (プログラム副委員長 2016, プログラム副委員長 2017, プログラム副委員長 2018), プログラム委員 (2009, 2010, 2011, 2012, 2013, 2014, 2015).

  10. Design, Automation, and Test in Europe Conference (DATE), Technical program committee (2012, 2013, 2014, 2015, 2016, 2017).

  11. International Workshop on Data Management on New Hardware (DaMoN), Program Committee (2016, 2017).

  12. International Symposium on Computing and Networking (CANDAR), Program committee (2016, 2017).

  13. International Forum on MPSoC for Software-defined Hardware (MPSoC), Organizing committee (Publicity chair 2016).

  14. Annual Meeting on Advanced Computing System and Infrastructure (ACSI), Program committee (2015, 2016).

  15. International Workshop on Advanced Interconnect Solutions and Technologies for Emerging Computing Systems (AISTECS), Technical program committee (2016).

  16. Webとデータベースに関するフォーラム(WebDB Forum), 実行委員会 (ローカルアレンジメント幹事 2016).

  17. Internet Conference, Technical program committee (2016).

  18. 情報処理学会 全国大会, 実行委員会 (委員 2016).

  19. International Green and Sustainable Computing Conference (IGSC), Technical program committee (2015).

  20. International Workshop on Interconnection Network Architecture: On-Chip, Multi-Chip (INA-OCMC), Technical program committee (2012, 2013, 2014, 2015).

  21. International Workshop on Many-core Embedded Systems (MES), Technical program committee (2014, 2015).

  22. Asia and South Pacific Design Automation Conference (ASP-DAC), Technical program committee (2012, 2013, 2014).

  23. International Conference on Reconfigurable Computing and FPGAs (ReConFig), Program committee (2013).

  24. International Conference on Parallel and Distributed Systems (ICPADS), Program committee (2013).

  25. International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA), Program committee (2013).

  26. International Symposium on Embedded Multicore Systems-on-Chip (MCSoC), Organizing committee (Publicity chair 2013), Program committee (2009, 2010, 2012, 2013).

  27. 先進的計算基盤システムシンポジウム (SACSIS), プログラム委員 (2012, 2013).

  28. International Workshop on Cyber-Physical Systems, Networks, and Applications (CPSNA), Organizing committee (2011, 2012).

  29. Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), Technical program committee (2009, 2010, 2012).

SIGs

  1. 情報処理学会 データベースシステム研究会 (SIG-DBS), 運営委員 (Apr 2016 - present).

  2. 電子情報通信学会リコンフィギャラブルシステム研究専門委員会 (SIG-RECONF), 専門委員 (Apr 2014 - present).

  3. 情報処理学会 システム LSI 設計技術研究会 (SIG-SLDM), 運営委員 (Apr 2011 - Mar 2015).

  4. 情報処理学会 組込みシステム研究会 (SIG-EMB), 運営委員 (Apr 2009 - Mar 2013).


講義

  1. 計算機基礎 (春学期), 慶應義塾大学理工学部, 2011, 2014 - present.

  2. アルゴリズム第2 (春学期), 慶應義塾大学理工学部, 2012 - present.

  3. 情報工学実験第2マイクロプロセッサ (秋学期), 慶應義塾大学理工学部, 2011 - present.

  4. VLSI 設計演習 (春学期), 慶應義塾大学理工学部, 2011 - present.

  5. 分散システム特論 (秋学期), 慶應義塾大学理工学研究科, 2012 - present.

過去の講義

  1. プログラミング第3同演習 (秋学期), 慶應義塾大学理工学部, 2013.

  2. 情報処理 (夏期講習), 慶應義塾大学通信教育過程, 2011, 2012.